SU1339564A1

SU1339564A1 - Устройство дл локализации неисправностей

Info

Publication number: SU1339564A1
Application number: SU853995218A
Authority: SU
Inventors: Василий Григорьевич Баранов; Петр Иванович Уваров; Евгений Геннадьевич Шестаков
Original assignee: Горьковский политехнический институт им.А.А.Жданова
Priority date: 1985-11-10
Filing date: 1985-11-10
Publication date: 1987-09-23

Abstract

Изобретение относитс к вычислительной технике и может быть использовано дл локализации неисправное™ тей в цифровых схемах. Цель изобретени - .сокращение времени локализации неисправностей до уровн элемен- тов в цифровых схемах как без обратных св зей, так и с обратными св з ми бех разрыва этих св зей. Устройство содержит первый генератор 1 тесАС . АС, (Л 00 со CD СП а 4

Description

тов, контролируемый блок 2, первый мультиплексор 3, второй генератор 4 тестов, эталонный блок 5, второй мультиплексор 6, регистр адреса 7, два элемента 8,9, элемент ИЛИ 10, два триггера 11, 12, элемент И 13, формирователь 14 сигнатур, коммута-т тор 15, пересчетньш узел 16 с переменным коэффициентом пересчета, адресный селектор 17 и микропроцессорную систему (МПС) 18. Адресный селектор 17 и МПС 18 в совокупности обра1

Изобретение относитс к вычислительной технике и может быть использовано дл контрол и. локализации неисправностей в цифровых схемах.

Цель изобретени - сокращение времени локализации неисправностей до уровн элементов в цифровых схемах как без обратных св зей, так и с обратными св з ми без разрыва этих св зей, ,

На чертеже приведена функциональна схема устройства.

Устройство содержит первый генератор 1 тестов, контролируемьй блок 2, первьш мультиплексор 3, второй генератор 4 тестов, эталонный блок 5, второй мультиплексор 6, регистр 7 адреса, первьш элемент ZH-l-fflH 8, второй элемент 2И-ИЛИ.9, элемент ИЛИ 10,, первый триггер 11, второй триггер 12, элемент И 13, формирователь 14 сигнатур, коммутатор 15, пересчетный узел 16 С переменным коэффициен- -ТОМ пересчета, адресный селектор 17j микропроцессорную систему 18 (адресный селектор 17 и микропроцессорна система 18 в совокупности образуют блок микропрограммного управлени ), шину 19 данных микропроцессорной системы , шину 20 адреса микропроцессорной системы, выходы АС,-АСа адресно- ного селектора.

Устройство работает следующим образом .

В пам ть микропроцессорной системы (МПС) 18 заложена программа управлени всей работой устройства дл

зуют блок микропрограммного управлени . При локализации неисправностей по программе МПС дл каждой контролируемой точки подбираетс минимальна глубина анализа, чтобы неисправность в данной точке про вл лась в последнем такте контролируемой последовательности . Эта процедура повтор етс дл всех контролируемых точек. По точкам, глубина анализа которых минимальна, определ етс неисправный элемент. 1 ил.

локализации неисправнос-тей. После запуска программы оператор по опросу МПС ВВОДИТ в нее номера точек сьема сигнатур с контролируемого блока 2 и эталонного блока 5. Затем устройство переходит в автоматический режим работы. При выполнении лю-бого действи МПС 18 в соответствии с программой обработки воздействует на

нужный узел с помощью адресного селектора 17. MIC 18 выдает по шине 20 адреса на информационные .входы селектора 17 адрес узла, сопровоэкда его сигналы обращени к внешнему устроиь ству (ОБР.БУ). Сигнал ОБР.ВУ, вырабатываемый в инверсном коде, синхронизирует работу устройства. Селектор 17 в любой момент времени может вырабатывать только сигнал АС на сво- 0 ем выходе.

При переходе в автоматический режим работы МПС 18 вырабатывает адрес на шину 20, что возбуждаетс выход селектора 17 АС. Этог сигнал

Ц

устанавливает триггер.ы 11 и 12 в нулевое состо ние через элемент И 13.

На следующем шаге МПС 18 через селектор сигналом АС;) устанавливает в нулевое состо ние формирователь 0 14 сигнатур. Затем в дзегисте 7 адреса устанавливаетс адрес первой контролируемой точки блоков 2 и 5. Адрес подключаемой точки через мультиплексор 3 или 6 подаетс из МПС 18 на шину 19 данных и сопровождаетс сигналом АС у. Узлу 16 с переменным коэффициентом пересчета с шины 19

задаетс коэффициент пересчета, ко- торьш заноситс част ми по сигналам АСд...ACgU от селектора. КоличествЪ частей зависит от разр дности двоичного числа, определ ющего коэффициент пересчета, и разр дности шины 19. Теперь устройство полностью готово к приему информации и образованию сигнатуры с глубиной анализа, за- ю они не совпадают, уменьшают коэффи- даваемой узлом 16.

Селектор 17 по инициативе МПС 18 вырабатывает сигнал АСг, который устанавливает триггер 11 в единичное состо ние и вызывает установку в исходное состо ние блока 2 и генератора 1 тестов. По окончании сигнала ACf генератор 1 начинает вырабатывать тестовую последовательность дл блока 2. Избранна точка подключаетс через мультиплексор 3 к первому элементу И первого элемента 2И-ИЛИ 8 и поступает на информационный вход формировател 14. Каждый такт сопровождаетс тактовым импульсом, поступающим через первый элемент И второго элемента 2И-ИЛИ 9 на тактирующий вход формировател 14 и счетный вход узла

16(сигнал TQ). МПС 18 непрерывно в программном режиме через селектор

17вырабатывает сигнал ACj., опрашива состо ние триггеров. Если один из триггеров находитс в единичном состо нии, то .на выходе элемента ИЛИ

10также уровень логической единицы, который через разрешающий вход коммутатора 15 по сигналу АСу поступает

на шину 19, сигнализиру о том, что процесс сн ти сигнатуры не закончен. Когда узел 16 вырабатывает сигнал окончани сн ти сигнатуры, триггеры

11и 12 устанавливаютс в нулевое состо ние , запреща прохождение информационных и тактовых сигналов на формирователь 14 и-узел 16 МПС 18 с помощью сигнала АС-j. определ ет нулевое состо ние триггеров и снимает сигнатуру с формировател 14 через коммутатор 15 с помощью последовательно выработанных сигналов АСg и АС. Сигнатура фиксируетс в пам ти МПС

и аналогичным образом с аналогичной точки снимаетс сигнатура с эталонного блока 5. Содержимое регистра 7

циент пересчета узла 16 и процедура повтор етс в соответствии с программой до тех пор, пока не будет подобрана така , глубина анализа, что15 бы неисправность в данной контролируемой точке про вл лась в последнем такте контролирующей последовательности .

Затем аналогичным образом изме20 н лишь содержимое регистра 7 адреса , подбираетс глубина анализа дл остальных точек. При этом глубина анализа дл каждой новой контролируе мой точки беретс не более минималь25 ной из всех ранее рассмотренных точек , если в новой точке при этой глубине анализа неисправность не про вл етс , то дл этой точки глубина анализа не подбираетс и она отбра30 сываетс как неперспективна .

После обработки всех точек на дис плее МПС индицируютс номера наиболее перспективных точек, дл которых глубина анализа минимальна.

Далее по принципиальной, схеме контролируемого устройства определ етс микросхема, выход которой подключен к одной из наиболее перспективных точек, и процесс локализации продол40 жаетс с начального этапа и т.д. Обнаружив элемент блока 2, дл которого при установленной глубине анализа сигнатуры входов совпадают с соответствующими сигнатурами блока 5, а сиг45 натуры хот бы дл одного выхода различны , локализацию заканчивают, а данный элемент признаетс неисправным .

35

50

Claims

Формула изобретени

Устройство дл локализации неисправностей , содержащее первый генератор тестов, формирователь сигнатур, пересчетный узел с переменным коэфадреса остаетс неизменным, пересчет- gg фициентом пересчета, первый мульти- ный узел 16 имеет тот же коэффициент

плексор, первый триггер и элемент И причем группа выходов первого генератора тестов вл етс группой выходов устройства дл подключени к груп

пересчета, отличие лишь в том, что в исходное состо ние устанавливаютс генератор 4 и эталонный блок .5, а в

единичное сос Ю ние триггер 12. Информационный сигнал Ug с мультиплексора 6 поступает на второй элемент И элемента 2И-ИЛИ 8 и тактовый сигнал Т поступает на второй элемент И элемента 2И-ИЛИ 9. Сн та сигнатура также фиксируетс в пам ти МПС 18. Сигнатуры сравниваютс и, если

они не совпадают, уменьшают коэффи-

циент пересчета узла 16 и процедура повтор етс в соответствии с программой до тех пор, пока не будет подобрана така , глубина анализа, чтобы неисправность в данной контролируемой точке про вл лась в последнем такте контролирующей последовательности .

Затем аналогичным образом измен лишь содержимое регистра 7 адреса , подбираетс глубина анализа дл остальных точек. При этом глубина анализа дл каждой новой контролируемой точки беретс не более минимальной из всех ранее рассмотренных точек , если в новой точке при этой глубине анализа неисправность не про вл етс , то дл этой точки глубина анализа не подбираетс и она отбрасываетс как неперспективна .

После обработки всех точек на дис- плее МПС индицируютс номера наиболее перспективных точек, дл которых глубина анализа минимальна.

Далее по принципиальной, схеме контролируемого устройства определ етс микросхема, выход которой подключен к одной из наиболее перспективных точек, и процесс локализации продолжаетс с начального этапа и т.д. Обнаружив элемент блока 2, дл которого при установленной глубине анализа сигнатуры входов совпадают с соответствующими сигнатурами блока 5, а сигнатуры хот бы дл одного выхода различны , локализацию заканчивают, а данный элемент признаетс неисправным .

Формула изобретени

Устройство дл локализации неисправностей , содержащее первый генератор тестов, формирователь сигнатур, пересчетный узел с переменным коэффициентом пересчета, первый мульти-

плексор, первый триггер и элемент И причем группа выходов первого генератора тестов вл етс группой выходов устройства дл подключени к груп7

п.е информационных входов контролируемого блока, группа информационных входов первого мультиплексора вл етс группой информационных входов устройства дл подключени к группе выходов контролируемого блока о т- дичающеес тем, что, с целью сокращени времени локализации неисправностей, vcтpoйcтвo содержит блок микропрограммного управлени , Второй генератор тестов, эталонный блок, второй мультиплексор, второй триггер, регистр адреса, -коммутатор, два элемента 2И-Ш1И и элемент ИЛИ, причем группа выходов второго генератора тестов соединена с группой входов эталонного блока, группа выходов которого соединена с группой информационных входов второго мультиплексора , выходы первого и второго мультиплексоров соединены соответственно с первым и вторым входами первого элемента 2И-РШИ, вход синхронизации устройства дл подключени выхода синхронизации контролируемого блока и выход синхронизации эталонного блока соединены соответственно с первым и вторым входами второго элемента 2И-ИЛИ, перва группа выходов блока микропрограммного управлени соедине на с группой выходов коммутатора и группами информационных входов пересчетного узла с переменным коэффициентом пересчета и регистра адреса, разр дные выходы которого подключены к адресным входам первого и второго мультиплексоров, выход пересчетного узла с переменным коэффициентом пересчета соединен с первым входом элемента И, выход которого соединен с нулевыми входами первого и второго триггеров, выход первого триггера подключен к третьим входам первого и второго элементов 2И-Ш1И и к первому входу элемента ИЛИ, выРедактор Е.Папп Заказ 4223/39

Составитель С.Старчихин Техред М.Дидык

Корректор

Тираж 672Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий . 113035, Москва, Ж-35, Раушска наб., д. 4/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4

5

ход второго триггера подключен к четвертым входам первого и второго элементов 2И-ИЛИ и к второму входу элемента ИЛИ, выход которого подключен к (п+1)-му информационному входу коммутатора , выход первого элемента 2И-ИЛИ соединен с информационным входом формировател сигнатзФ, выход второго элемента 2И-ИЛИ соединен со счетным входом пересчетного узла с переменным коэффициентом пересчета и с синхровходом формировател сигнатур , группа выходов которого соединена с группой информационных входов коммутатора, первый вькод блока микропрограммного управлени соединен с входом запуска первого генератора тестов, единичным входом первого

триггера и вл етс входом устроист- ва дл подключени входа запуска контролируемого блока, разрешени запуска блока микропрограммного управлени соединен с входом запуска второго генератора тестов и

эталонного блока и с единичным входом второго триггера, второй ВБКОД блока микропрограммного управлени соединен с вторым входом элемента И, третий выход блока микропрограммного управлени соединен с входом начальной установки формировател сигнатур, четвертый выход блока микропрограммного управлени соединен с входом стробировани регистра адреса, п тый и шестой выходы блока микропрограммного управлени соединены с первым и вторым входами разрешений коммутатора , седьмой выход блока микропрограммного управлени соединен с -, третьим входом разрешени коммутатора , втора группа выходов блока микропрограммного управлени соединена с группой стробирующих входов пересчетного узла с переменным коэффициентом пересчета.

Корректор А.Т ско