SU1688396A1 - Устройство дл контрол многоканальных импульсных последовательностей - Google Patents

Description

1

(21)4694577/21

(22) 23.05 89

(46)30.1091 Бюл. №40

(72) В.А.Мельников, П.И.Кныш. В.В.Копылов

и С.И.Болдырев

(53)621.3742(088.8)

(56)Авторское свидетельство СССР № 1042171,кл. Н 03 К 5/19, 1980

Авторское свидетельство СССР N 1252930, кл. Н 03 К 5/19, 1985. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МНОГОКАНАЛЬНЫХ ИМПУЛЬСНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ

(57)Изобретение относитс  к автоматике и импульсной технике и может быть использовано дл  проверки многоканальных импульсных последовательностей в системах контрол  цифровых устройств аппаратуры управлени , обработки и передачи данных, при контроле импульсных последовательностей в информационно-измерительных системах . Устройство дл  контрол  многоканальных импульсных последовательностей содержит блок 1 пам ти сигнатур, регистр 2 адреса, регистр 3 сигнатуры, регистр 4 отказов , мультиплексор 5, триггер б управлени , триггер 7 отказа, сумматоры 8 и 9 по модулю два, элемент ИЛИ 10, регистр 11 состо ни , шину 12 записи, одноеибратор 13, элемент И 14, элемент 15 задержки, входные информационные шины 16 и 17, тактовую шину 18, входную управл ющую шину 19, шину 20 сигнала окончани  импульсной последовательности , выходную информационную шину 21. выходную управл ющую шину 22, причем регистр 11 состо ни  содержит группы 23 и 24 одновибраторов, группу 25 триггеров. Обеспечение возможности по- тактового и поканального контрол  импульсных последовательностей позвол ет повысить достоверность контрол . 1 з.п. ф- лы, 3 ил.

У

С

О 00 00

I

tell

Изобретени  относитс  к автоматике и импульсной технике и может быть использовано дл  проперки многоканальных импульсных последовательностей в системах контрол  цифровых устройств аппаратуры управлени , обработки и передаче данных, при контроле импульсных последовательностей в информационно-измерительных системах.

Цель изобретени  - повышение достоверности контрол  за счет обеспечени  возможности потактового и поканального контрол  импульсных последовательностей .

На фиг.1 показана структурна  электрическа  схема устройства; на фиг.2 - времен- ные диаграммы входных импульсных последовательностей без искажений и при наличии искажений и по снение образовани  кода сигнатуры be по вертикали; на фиг.З -- по снение образовани  кода сигнатуры Sr по горизонтали.

Устройство (фиг.1) содержит блок 1 пам ти сигнатур, адресные входы которого поразр дно соединены с выходами регистра 2 адреса, вход сброса которого соединен с входами сброса регистра 3 сигнатуры и регистра 4 отказов. Выходы блока 1 поразр дно соединены с входами первой группы информационных входов мультиплексора 5, управл ющий вход которого соединен с выходом триггера 6 управлени . Устройство также содержит триггер 7 отказа, первый и второй сумматоры 8 и 9 по модулю два. Выходы первой и второй групп выходов регистра 3 поразр дно соединены с входами соответственно первой и второй групп входов элемента 10 ИЛИ, входы первых групп входов сумматоров 8 и 9 поразр дно соединены с выходами регистра 11 состо ни . Тактовый вход регистра 2 соединен с шиной 12 записи, тактовый вход регистра 4 - с выходом одновибратора 13,5-вход триггера 7 - с выходом элемента И 14, R-вход триггера 6 - с выходом элемента 15 задержки, входы регистра 11 - поразр дно с первой входной информационной шиной 16, информационные входы регистра 2 - поразр дно с второй входной информационной шиной 17, тактовый вход регистра 3-е тактовой шиной 18, R-вход триггера 7 - с входной управл ющей шиной 19 и входом сброса регистра 2, второй вход элемента И 14 - с шиной 20 сигнала окончани  импульсной последовательности и S-входом триггера 6, выходы регистра 4 - с выходной информационной шиной 21, выход триггера 7 - с выходной управл ющей шиной 22 и входом одновибратора 13. Регистр 11 содержит первую и вторую группы 23 и 24

одновибрагоров и группу К трип срок пн- ходы триггеров 25 1 25 N которой соедине ны поразр дно с выходами регистра 11, входы однопибратороп 23 I и 24 I соединены

с l-ым входом регистра 11, пыход одновиб- ратора 23.1 соединен с 5 входом триггера 25.1, а выход однопибратор  24.1 - с R-вхо

дом триггера 25.1. где I - 1.2N. Шина 12

соединена с входом элемента 15 задержки,

выходы перпой группы выходов регистра 3 поразр дно соединены с входами второй группы входов сумматора 8, а выходы второй группы выходов - поразр дно с информационными входами регистра 4 и также

поразр дно с входами второй группы входов сумматора 9, причем выходы сумматоров 8 и 9 поразр дно соединены с входами второй группы информационных входов мультиплексора 5, выходы которого поразр дно соединены с информационными входами регистра 3. Выход элемента 10 ИЛИ соединен с первым входом элемента И 14.

На фиг.2 сигнатуры 5ы (эталонные) соответствуют сумме по модулю два значений

неискаженных входных последовательностей в 1-ом такте (по вертикали), a Sei дл  искаженных входных последовательностей.

На фиг.З сигнатура Sr (эталонна ) обра- зуетс  путем суммировани  по модулю 2 значений каждой из неискаженных импульсных последовательностей по N тактам (по горизонтали), сигнатура Sr соответствует искаженным входным последовательно- ст м.

Устройство работает следующим образом .

Так как первоначально известна временна  диаграмма функционировани  (вы- дачи импульсной последовательности), она может быть задана некоторым обобщенным кодом (сигнатурой). Код сигнатуры получаетс  путем разбиени  временной диаграммы на такты. Пусть имеетс  п каналов выдачи импульсов.

Код сигнатуры получаетс  путем потак- тного сворачивани  формируемых сигналов (суммирование по модулю два) и заноситс  в блок 1 пам ти сигнатур. По мере выдачи временной диаграммы происходит обратна  процедура - модификаци  кода сигнатуры поступающими управл ющими сигналами. Очевидно, что по окончании выдачи временной диаграммы S Э S 0, в противном случае - ошибка в выдаче импульсной последовательности,

В исходном состо нии элементы пам ти наход тс  в нулевом состо нии.

Триггер 6 управлени  находитс  в еди- н ичном состо нии, сигнал 1й с пр мого выхода поступает на управл ющий вход мультиплексора 5 и разрешает тем самым коммутацию выходов блока 1 пам ти сигнатур на информационные входы регистра 3 сигнатур .

Работа устройства начинаетс  путем псдачи на шину 17 кода программы, определ ющего сигнатуру, и на шину 12 импульса записи информации. После занесени  кода программы формировани  импульсных последовательностей в регистр 2 адреса начинает считыватьс  код сигнатуры, который через мультиплексор 5 будет подан на информационные входы регистра 3 сигнатур. После записи информации в регистр 2 адреса разрешаетс  подача на шину 16 контролируемой импульсной последовательности, а также на шину 18 импульсов синхронизации (фиг.2).

По импульсу синхронизации с шины 18 сосчитанный код сигнатуры будет занесен в регистр 3 сигнатур. Элемент 15 задержки имеет врем  задержки более времени считывани  из блока 1 пам ти сигнатур.

Поэтому после записи информации (кода сигнатур) в регистр 3 сигнатур, триггер 6 управлени  установитс  в нулевое состо ние и тем самым мультиплексор 5 разрешит прохождение кода с выходов сумматоров 8 и 9 по модулю два на информационные входы регистра 3 сигнатур.

С последующим импульсом синхронизации модифицированный код сигнатур с регистра 3 сигнатур поступает на сумматоры 8 и 9 по модулю два дл  его модификации импульсами (состо ни ми) выходной последовательности управл ющих сигналов. Таким образом, по мере выдачи импульсной последовательности состо ние триггеров состо ни  25.1-25.N будет измен тьс  и тем самым код состо ни  регистра 11 будет модифицировать код сигнатуры, который хранитс  в регистре 3.

При правильной выдаче последовательности управл ющих сигналов остаточный код сигнатуры должен быть нулевым: S®S как по контролю отдельного канала, так и по контролю всей импульсной последовательности . При S S - произошла ошибка в формировании импульсной последовательности . В этом случае на выходе элемента ИЛИ 10 будет присутствовать сигнал 1 и при поступлении метки-признака конца выдачи последовательности управл ющих сигналов на шину 20 устройства триггер 7 отказа устанавливаетс  в единичное состо ние . С пр мого выхода триггера 7 отказа на шину 22 выдаетс  сигнал, идентифицирующий ошибку в формировании импульсной последовательности. Кроме того, на выходе

одновибратора 13 формируетс  импульс, который позвол ет осуществить запись информации в регистр 4 отказов, идентифицирующую по какому из каналов (или 5 нескольким) произошло искажение в выдаваемой информации. Эта информаци  поступает на шину 21 и на этом устройство завершает свою работу.

При необходимости контрол  другой 0 последовательности импульсов код этой программы, однозначно идентифицируемый начальной сигнатурой, подаетс  на вход 17 устройства и процесс контрол  повтор етс  аналогично описанному выше.

5 Ф о р м у л а и з о б р е т е н и  

Claims (2)

1. Устройство дл  контрол  многоканальных импульсных последовательностей, содержащее одновибратор, выход которого соединен с тактовым входом регистра отка0 зов, мультиплексор, элемент И, элемент ИЛИ, первую входную информационную шину и выходную информационную шину, отличающеес  тем, что, с целью повышени  достоверности контрол  за счет

5 обеспечени  возможности потактового и поканального контрол  импульсных последовательностей , в него введены тактова  шина, втора  входна  информационна  шина , шина записи, входна  управл юща  ши0 на, шина сигнала окончани  импульсной последовательности, регистр адреса, блок пам ти сигнатур, элемент задержки, триггер управлени , первый и второй сумматоры по модулю два, триггер отказа, регистр сиг5 натуры и регистр состо ни , входы которого поразр дно соединены с первой входной информационной шиной, а выходы - поразр дно с входами первых групп входов первого и второго сумматоров по модулю два,

0 входы вторых групп входов которых соединены с выходами соответственно первой и второй групп выходов регистра сигнатуры, а также входами соответственно первой и второй групп входов элемента ИЛИ, выход

5 которого соединен с первым входом элемента И, второй вход которого соединен с шиной сигнала окончани  импульсной последовательности и S-входом триггера управлени , а выход - с S-входом триггера

0 отказа, выход которого соединен с выходной управл ющей шиной и входом одновибратора , а R-вход - с входной управл ющей шиной и с входами сброса регистра сигнатуры , регистра адреса и регистра отказов,

5 выходы которого соединены с выходной информационной шиной, а информационные входы - поразр дно с выходами второй группы выходов регистра сигнатуры, тактовый вход которого соединен с тактовой шиной , а информационные входы пор-чзр дно с выходами мультиплексора, входы первой группы информационных входов которого соединены с выходами блока пам ти сигнатур, адресные входы которого поразр дно соединены с выходами регистра адреса, информационные входы которого соединены с второй входной информационной шиной, а тактовый вход - с шиной записи и входом элемента задержки , выход которого соединен с R-входом триггера управлени , выход которого соединен с управл ющим входом мультиплексора , входы второй группы информационных входов которого поразр дно соединены с выходами первого и второго сумматоров по модулю два.

2. Устройство поп.1,отличающее- с   тем, что регистр состо ни  содержит первую и вторую группы одновибраторов и группу триггеров, выходы которой поразр дно соединены с выходами регистра состо ни , причем входы 1-х одновибраторов в первой и второй группе одновибраторов соединены с i-м входом регистра состо ни , где I 1,2N, а N - число контролируемых

входных последовательностей, выход 1-го одновибратора первой группы одновибраторов соединен с S-входом 1-го триггера группы триггеров, а выход 1-го одновибратора второй группы одновибраторов соединен

с R-входом 1-го триггера группы триггеров.

фиг. 2..

ТАиГТЛ

.JL °ci a c - - . . - ; -

2. - -г и - -

5, HOi i

tt - .иди: с V. t- л л Е н и

-

€- (J WО1ЧЛ /C-J.,1j гi

. - JZH Т Ic.o , t, l j I 1 1 | .JJ °J°i

sr 5; i i i i о

с

S Ф 5 oo i о i ooooо

фс/t. Ъ.

Sr