SU1644166A1

SU1644166A1 - Устройство дл решени задач на графах

Info

Publication number: SU1644166A1
Application number: SU894644734A
Authority: SU
Inventors: Геннадий Анатольевич Радионов; Евгений Иванович Бороденко; Павел Григорьевич Горев; Вадим Алексеевич Казарцев
Priority date: 1989-01-30
Filing date: 1989-01-30
Publication date: 1991-04-23

Abstract

Изобретение относитс к вычислительной технике и может быть использовано дл исследовани путей в графе. Цель изобретени - расширение функциональных возможностей устройства за счет определени внешнего центра в графе со взвешенными вершинами и ребрами. Устройство содержит блок 1 синхронизации, блок 2 перечислени подмножеств пар вершин, блок определени кратчайшего пути, блок 4 пам ти, блок 5 умножени , многоканальный накапливающий блок 6 выбора максимума, блок 7 выбора минимума, вход 8 пуска устройства, выходы 9-11 блока 1 синхронизации и выходы 12 признаков соответстви вершин внешнему центру графа. Перед началом работы устанавливают в исходное состо ние блок 2 перечислени подмножеств пар вершин , в блок 3 занос т информацию о топологии графа, в блок 4 пам ти занос т веса вершин графа, обнул ют каналы блока 6. На вход 8 пуска устройства подают импульс уровн логической единицы. При этом на одном (или нескольких) выходах 12 будет сформирован признак соответстви вершины внешнему центру графа. 2 ил. NV ё

Description

8 1

УТ

Фиг1

К

Г

О

t

ON О

Изобретение относитс к области вычислительной техники и может быть использовано дл исследовани путей в графе.

Цель изобретени - расширение функциональных возможностей устройства за счет определени внешнего центра в графе со взвешенными вершинами и ребрами.

На фиг. 1 представлена функциональна , схема устройства; на фиг.2 - временна диаграмма работы блока синхронизации.

Устройство содержит блок 1 синхронизации , блок 2 перечислени подмножеств пар вершин, блок 3 определени кратчайшего пути, блок 4 пам ти, блок 5 умножени , многоканальный накапливающий блок 6 выбора максимума, блок 7 выбора минимума, вход 8 пуска устройства, выходы 9-11 блока 1 синхронизации и выходы 12 признаков соответстви вершин внешнему центру графа .

Устройство работает следующим образом .

Перед началом работы устанавливают в исходное состо ние блок 2 перечислени подмножеств пар вершин, в блок 3 определени кратчайшего пути занос т информацию о топологии графа, в блок 4 пам ти занос т веса вершин графа, обнул ют кана; лы блока 6.

На вход 8 пуска устройства подают им- пульсуровн логической единицы. При этом блок синхронизации формирует на выходах 9-11 последовательность сигналов, предусмотренную временной диаграммой его работы . Потенциал уровн логической единицы по вл етс на выходе 9 блока 1 синхронизации. При этом блок 2 формирует на своих выходах 9-11 последовательность сигналов, предусмотренную временной диаграммой его работы. Сигнал уровн логической единицы по вл етс на выходе 9 блока 1 синхронизации. При этом блок 2 формирует очередное подмножество вер- - шин (т.е. выдает на свои выходы очередные номера начальной и конечной вершин графа} . Через врем , достаточное дл выполне- ни указанной операции, блок 1 синхронизации снимает сигнал с выхода 9 и формирует сигнал уровн логической единицы на своем выходе 10. При этом блок 3 определени кратчайшего пути выдает на свой выход величину веса кратчайшего пути между заданной парой вершин. Одновременно блок 4 пам ти выдает на свой инфор- мационныйвыходзначение,

соответствующее выбранному адресному входу (т.е. вес конечной вершины пути). При этом блок 5 умножени формирует на своем выходе произведение поступивших на его входы сомножителей (т.е. величину произи

ведени веса кратчайшего пути и веса конечной вершины пути). Через врем , достаточное дл выполнени указанных операций, блок 1 синхронизации снимает

сигнал уровн логической единицы со своего выхода 10 и формирует сигнал уровн логической единицы на выходе 11, При этом, выбранный канал многоканального блока 6 (номер которого совпадает с номером текущей начальной вершины пути)срав- нивает значение, накопленное в предыдущих тактах работы, с текущим значением , поступившим на его информационный вход, выбирает большее из них и

фиксирует (запоминает) его. Через врем , достаточное дл окончани указанной операции , блок 1 снимает сигнал со своего выхода и формирует сигнал уровн логической единицы на своем выходе 9, после чего работа устройства повтор етс .

После того, как будут просмотрены все без исключени пары вершин графа, в каналах многоканального блока 6 будут накоплены значени максимальных произведений

кратчайших путей из предполагаемых внешних центров графа (вершин графа) на веса конечных вершин, соединенных кратчайшим путем. При этом блок 7 выберет минимальное из этих значений и выдаст его на

один из выходов 12 устройства в качестве признака соответстви одной из вершин внешнему центру графа.

35

Claims

Формула изобретени

Устройство дл решени задач на графах , содержащее блок синхронизации, блок определени кратчайшего пути и блок выбора минимума, причем вход пуска устройства

0 подключен к входу пуска блока синхронизации , отличающеес тем, что, с целью расширени функциональных возможностей устройства за счет определени внешнего центра в графе со взвешенными

5 вершинами и ребрами, в него введены блок перечислени подмножеств пар вершин, многоканальный накапливающий блок выбора максимума, блок пам ти и блок умножени , причем первый выход блока

0 синхронизации подключен к тактовому входу блока перечислени подмножеств пар вершин, М-й выход позиций первого элемента подмножества которого ( В,

где В количество вершин в графе) подклю5 чен к М-му зходу задани конечной вершины пути блока определении кратчайшего пути к М-му адресному входу блока пам ти , информационный выход которого подключен к выходу первого сомножител блока умножени , К-й выход позиции второго

элемента подмножества (К-1В) подключен к К-му входу задани начальной вершины пути блока определени кратчайшего пути и к входу разрешени работы К-ro канала многоканального накапливающего блока выбора максимума, второй выход блока синхронизации подключен к входу пуска блока определени кратчайшего пути, выход веса пути которого подключен к входу второго сомножител блока умножени , выход которого подключен к информационному входу

0

многоканального накапливающего блока выбора максимума, третий выход блока синхронизации подключен к тактовому входу многоканального накапливающего блока выбора максимума, информационный выход К-ro канала подключен к К-му информационному входу блока выбора минимума, К-й выход позиции минимума которого вл етс выходом признака соответстви К- ой вершины внешнему центру графа устройства.

Фиг 2