SU1727138A1 - Устройство дл моделировани сетей Петри - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  моделировани  систем описываемых сет ми Петри с запрещающими дугами. Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет моделировани  сетей Петри с запрещающими дугами. Устройство содержит блок 1 синхронизации- , блок 2 вычислени  текущей разметки, блок 3 определени  возбужденных переходов, блок 4 логического умножени , блок 5 определени  запрещенных переходов, вход 6 пуска, вход 7 задани  значений элементов матрицы выходной разметки вершин-переходов, вход 8 задани  начальной разметки, вход 9 задани  элементов матрицы входной разметки вершин- переходов и вход 10 задани  значений элементов матрицы условий запрета переходов устройства. Вектор управлени , задающий возбуждение переходов сети в данной маркировке, формируетс  на выходе блока 4 в результате логического умножени  вектора возбужденных переходов и вектора запрещенных переходов. По вектору управлени  в блоке 2 вычисл етс  текуща  маркировка сети. 1 ил. (Л С

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  моделировани  систем, описываемых сет ми Петри с запрещающими дугами.

Известно устройство дл  моделировани  сетей Петри, содержащее блок задани  матрицы входной разметки вершин-переходов , блок задани  матрицы выходной разметки вершин-переходов, блок синхронизации, блок сравнени , многоканальный накапливающий сумматор, блок определени  вершин-приемников меток и .блок определени  вершин-передатчиков меток.

.Однако известное устройство не позвол ет моделировать сети Петри с запрещаю- щими дугами.

Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет моделировани  сетей Петри с Запрещающими дугами.

Поставленна  цель достигаетс  тем. что устройство дл  моделировани  сетей Петри, содержащее блок синхронизации, блок вычислени  текущей разметки и блок определени  возбужденных переходов, содержит также блок определени  запрещенных переходов и блок логического умножени .

На чертеже представлена функциональна  схема устройства дл  моделировани  сетей Петри.

Устройство дл  моделировани  сетей Петри содержит блок 1 синхронизации, блок 2 вычислени  текущей разметки, блок 3 опVI

ГО XI

со

00

ределени  возбужденных переходов, блок 4 логического умножени , блок 5 определени  запрещенных переходов, вход 6 пуска, вход 7 задани  значений элементов матрицы выходной разметки вершин-переходов, вход 8 задани  начальной разметки, вход 9 задани  элементов матрицы входной разметки вершин-переходов и вход 10 задани  значений элементов матрицы условий запрета переходов устройства, причем вход б пуска устройства подключен к входу пуска блока 1 синхронизации, первый выход которого подключен к тактовому входу блока 2 вычислени  текущей разметки, информационный выход которого подключен к входу задани  текущей разметки блока 3 определени  возбужденных переходов и к входу задани  текущей разметки блока 5 определени  запрещенных переходов, вход 9 задани  значений (К, М)-го элемента матрицы входной разметки вершин-переходов устройства (М 1,2ВП, К 1,2,...,ВМ, где

ВП - количество вершин-переходов, а ВМ.- количество вершин-мест в сети Петри) подключен к входу признака наличи  дуги из М-й вершины-перехода в К-ю вершину-место блока 2 вычислени  текущей разметки и к входу признака наличи  дуги из М-й вершины-перехода в К-ю вершину-место блока 3 определени  возбужденных переходов, выход признака принадлежности М-то перехода множеству возбужденных которого подключен к М-у разр ду первого информационного входа блока 4 логического умножени , информационный выход которого подключен к. входу задани  вектора разрешенных переходов блока 2 вычислени  текущей разметки, выход признака принадлежности М-ro перехода множеству запрещенных блока 5 определени  запре- щенных переходов подключен к М-у разр ду второго информационного входа блока 4 логического умножени , вход 8 задани  начальной разметки устройства и вход 7 зада- ни  значений элементов матрицы выходной разметки вершин-переходов устройства подключены к входу установки начальной разметки и к входу признака наличи  дуги из К-й вершины-места в М-ю вершину-переход регистрирующего блока 2 вычислени  текущей разметки соответственно, второй выход блока 1 синхронизации подключен к тактовому входу блока 4 логического умножени , вход 10 задани  значени  (К, М)-го элемента матрицы условий запретов пере- ходов устройства подключен к входу признака наличи  запрещающей дуги из К-й рершины-места в М-ю вершину-переход блока 5 определени  запрещенных переходов .

Устройство работает следующим образом .

На вход 6 пуска устройства подают импульс уровн  логической единицы. Под действием синхросигналов с первого выхода блока 1 синхронизации информаци  о текущей разметке с информационного выхода блока 2 вычислени  текущей разметки поступает на входы задани  текущей разметки блока 3 определени  возбужденных переходов и блока 5 определени  запрещенных, переходов. В первом цикле работы устройства такой информацией  вл етс  информаци  о начальной разметке, поступающа  со входа 8 задани  разметки на вход установки начальной разметки блока 2. В блоке 3 определени  возбужденных переходов по значению текущей разметки (в первом цикле - начальной) и информации об элементах матрицы входной разметки вершин-переходов, поступающей со входа 9 устройства на вход признака наличи  дуги из М-й вершины-перехода в К-ю вершину-место блока 3 выбираютс  те вершины-переходы, входна  разметка которых и текуща  разметка (в первом цикле - начальна ) позвол ют выполнить переход в обычном смысле, т.е. без учета наличи  запрещающих дуг. При этом возбужденному в обычном смысле переходу на выходе признака принадлежности М-го перехода множеству возбужденных блока 3 (и, следовательно, на первом входе блока 4) соответствует потенциал уровн  логической единицы.

В блоке 5 определени  запрещенных переходов по значению текущей разметки (в первом цикле- начальной)и информации об элементах матрицы условий запрета переходов , поступающей со входа 10 устройства на вход признака наличи  запрещающей дуги из К-й вершины-места в М-ю вершину-переход блока 5, выбираютс  те вершины-переходы, которые не могут сработать из-за наличи  в текущей разметке (в первом цикле - начальной) меток в вершинах-местах , из которых ведут запрещающие дуги в эти переходы. При этом запрещенному переходу на выходе признака принадлежности М-го перехода множеству запрещенных блока 5 (и, следовательно, на втором входе блока 4) соответствует потенциал уровн  логического нул . Через врем , достаточное дл  выполнени  указанных операций, блок 1 снимает сигналы с первого выхода и формирует синхросигналы на своем втором выходе. При этом в блоке 4 реализуетс  операци  логического умножени , и на его информационном выходе формируетс  вектор разрешенных переходов. Так как и возбужденным в обычном смысле переходам (информаци  о которых поступает на первый вход блока 4) и незапрещенным (из-за запрещающих друг) переходам (информаци  о которых поступает на второй вход блока 4) соответствует потенциал уров- н  логической единицы, то и разрешенным переходам в результате выполнени  блоком А операции логического умножени  (функции И) будет соответствовать потенциал логической единицы. Через врем , достаточное дл  выполнени  операций блоком 4, блок 1 синхронизации формирует синхросигналы на своем первом выходе. При этом в блоке 2 по информации о топологии сети (котора  поступает со входов 7 и 9 устройства), а также по вектору разрешенных переходов и по текущей разметке вычисл етс  нова  текуща  разметка, котора  поступает на информационный выход блока 2 и работа устройства повтор етс .

Ф о р м у л а и з о б р е т е н и   Устройство дл  моделировани  сетей Петри, содержащее блок синхронизации, блок вычислени -текущей разметки и блок определени  возбужденных переходов, причем вход пуска устройства подключён к входу пуска блока синхронизации, первый выход которого подключен к тактовому входу блока вычислени  текущей разметки, ин- формэционный выход которого подключен к входу задани  текущей разметки блока определени  возбужденных переходов, отличающеес  тем. что. с целью расширени  функциональных возможностей уст- ройства за счет моделировани  сетей Петри с запрещающими дугами, в него введены блок логического умножени  и блох определени  запрещенных переходов, причем

:

вход задани  значени  (К, М)-го элемента матрицы входной разметки вершин-переходов устройства (М 1,2ВП, К 1,2ВМ,

где ВП - количество вершин-переходов, а ВМ - количество вершин -мест в сети Петри) подключен к входу признака наличи  дуги из М-й вершины-перехода в К-ю вершину- место блока определени  возбужденных переходов , выход признака принадлежности М-го перехода множеству возбужденных которого подключен к разр ду первого информационного входа блока логического умножени , информационный выход которого Подключен к входу задани  вектора разрешенных переходов блока вычислени  текущей разметки, информационный выход которого подключен к входу задани  текущей разметкин блока определени  запрещенных переходов, выход признака принадлежности М-го перехода множеству запрещенных которого подключен к М-у разр ду второго информационного входа блока логического умножени , вход задани  начальной разметки устройства и вход задани  значени  элементов матрицы выходной разметки вершин-переходов устройства подключены к входу установки начальной разметки и к входу признака наличи  дуги и К-й вершины-места в М-ю вершину-переход блока вычислени  текущей разметки соответственно , второй выход блока синхронизации подключен к тактовому входу блока логического умножени , вход задани  значени  (К, М)-го элемента матрицы условий запрета переходов устройства подключен к входу признака наличи  запрещающей дуги из К-й вершины-места в М-ю вершину-переход блока определени  запрещенных переходов.

Claims (1)

1. Формула изобретения

   Устройство для моделирования сетей Петри, содержащее блок синхронизации, блок вычисления текущей разметки и блок определения возбужденных переходов, причем вход пуска устройства подключен к входу пуска блока синхронизации, первый выход которого подключен к тактовому входу блока вычисления текущей разметки, ин- 30 формационный выход которого подключен к входу задания текущей разметки блока определения возбужденных переходов, о тличающееся тем, что, с целью расширения функциональных возможностей уст- 35 ройства за счет моделирования сетей Петри с запрещающими дугами, в него введены блок логического умножения и блок опредевход задания значения (К, М)-го элемента матрицы входной разметки вершин-переходов устройства (М = 1,2.....ВП, К = 1,2.....ВМ, где ВП - количество вершин-переходов, а ВМ - количество вершин-мест в сети Петри) подключен к входу признака наличия дуги из М-й вершины-перехода в К-ю вершинуместо блока определения возбужденных переходов, выход признака принадлежности М-го перехода множеству возбужденных которого подключен к М-му разряду первого информационного входа блока логического умножения, информационный выход которого подключен к входу задания вектора разрешенных переходов блока вычисления текущей разметки, информационный выход которого подключен к входу задания текущей разметкин блока определения запрещенных переходов, выход признака принадлежности М-го перехода множеству запрещенных которого подключен к М-у разряду второго информационного входа блока логического умножения, вход задания начальной разметки устройстваи вход зада ния значения элементов матрицы выходной разметки вершин-переходов устройства подключены к входу установки начальной разметки и к входу признака наличия дуги и К-й вершины-места в М-ю вершину-переход блока вычисления текущей разметки соответственно, второй выход блока синхронизации подключен к тактовому входу блока логического умножения, вход задания значения (К, М)-го элемента матрицы условий запрета переходов устройства подключен к входу признака наличия запрещающей дуги из К-й вершины-места в М-ю вершину-переход блока определения запрещенных