SU1658171A1

SU1658171A1 - Устройство дл решени задач на графах

Info

Publication number: SU1658171A1
Application number: SU884626380A
Authority: SU
Inventors: Всеволод Викторович Васильев; Владимир Леонидович Баранов
Original assignee: Институт Проблем Моделирования В Энергетике Ан Усср
Priority date: 1988-12-26
Filing date: 1988-12-26
Publication date: 1991-06-23

Abstract

Изобретение относитс к вычислительной технике и может быть использовано дл исследовани путей в графах. Целью изобретени вл етс сокращение аппаратурных затрат при поиске критического пути в графе. Устройство содержит блок 1 задани матрицы смежности, блок 2 определени дерева критических путей, блок 3 определени кратчайшего маршрута, вход 4 пуска устройства, входы 5 задани режимов исполнени вершин, входы 6 задани начальной вершины пути, входы 7 задани конечной вершины пути и выходы 8 признаков принадлежности дуг множеству дуг критического пути. Перед началом работы в блок 1 задани матрицы смежности занос т информацию о топологии графа, в блок 2 определени дерева кратчайших путей занос т информацию о весах дуг графа. На вход 4 пуска устройства подают сигнал уровн логической единицы. При этом на выходах 8 устройства формируетс состав дуг (или вершин), принадлежащих критическому пути в графе. 1 з. п. ф-лы, 2 ил. fe

Description

Фи&1

Изобретение относитс к вычислительной технике и может быть использовано дл исследовани путей в графах.

Целью изоСретени вл етс сокрэще- ,-ие аппаратурных затрат при поиске крити- -еского пути в графе.

На фиг. 1 представлена функциональна схема устройства; на фиг. 2 - Функцио- нтльна схема блока определени дерева критических путей.

Устройство содержит блок 1 задани матрицы смежности, блок 2 определени дерева критических путей, Елок 3 определени кратчайшего маршрута, вход 4 пуска устройства, входы 5 задани режимов исполнени вершин, входы 6 задани начальной вершины пути, пходы 7 задани конечной вершины пути и выходы 8 признаков принадлежности дуг множеству дуг кри- тическо о пути,

Блок 2 определени дерева критических путей содержит коммутатор 9, многоканальный счетчик 10, накапливающий узел 11 логического сложени , узел 12 определени исход щих дуг, многоканальный таймер 13, узел 14 синхронизации, вход 15 пуска блока 2, выходы 16 и 17 узла 14, зходы 18 задани конечной вершины, выход 19 признака скончани моделировани конечной вершины пути блока 2, входы 20 задани начальной верчшны пути блока 2, входы 2; задани режима исполнени вершин блока 2, входы 22 признаков наличи дуг блока 2, выходы 23 признаков принадлежности дуг дереву критических путей и выход 24 узла 14 синхронизации.

Устройство работает следующим образом .

Пусть требуетс определить критический (максимальный или минимальный) путь в графе.

Перед началом работы в блок 1 задани матрицы смежности занос т информацию о тополои-1и , в блок 2 определени дерева кратчайших путей занос т информацию о весах дуг (и/или вершин графа, устанавливают в исходное состо ние (обнул ют ) блок определени кратчайшего маршрута , по входам 5 задают режимы исполнени вершин (например, в графе бет взвешенных вершин при поиске кратчайшего пути вершина считаетс исполненной. тем исполнена хот бы одна вход ща в нее дуга, а при поиске длиннейшего пути если исполнены все вход щие в нее дуги), по входам 6 - начальную, а по входам 7 конечную вершины пути. На вход А пуска подают сигнал уровн логической единицы При этом блок 2 определени дерева критических путей моделирует систему заданную

взвешенным графом, и, закончив моделирование (исполнение) очередной вершины, выдает на один из своих выходов признак принадлежности дуги дереву критиЧ зских (экстремальных) путей. Закончив моделирование конечной вершины пути, блок 2 выдает на свой выход соответствующий признак. При этом блок 3 выдает на выходы в устройстве состав дуг критическо0 го пути в графе.

Блок 2 определени дерева критических путей работает следующим образом. Перед началом работы на один (или несколько) из входов 18 задани конечной вершины пути

5 подают сигнал уровн логической единицы. При этом коммутатор 9 подключает к своему информационному выходу соответствующий выбранному входу 18 (выбранным входам 18) информационный вход

0 (информационные входы). В К-и канал многоканального счетчика (К 1 В, где В количество вершин в графе) занос т число, дополн ющее количество дуг, заход щих в К-ю вершину графа до полной емкости ка5 чала. По входу 20 блока 2 устанавливают в 1 Н- и разр д накапливающего узла 11 логического сложени , где Н - номер начальной вершины пути.

На входы 21 блока 2 подают набор логи0 ческих нулей и/или единиц, задава режим исполнени вершин графа. При этом дл каждого разр да узла 11 выбираетс информационное направление, определ ющее накопление информации по данному разр 5 ду.

Обнул ют все выходы признаков многоканального таймера 13, а его каналы загружают числами, определ ющими веса гоотвегствующих дуг графа.

0На вход 15 пуска блока 2 подают сигнал

уровн логической единицы.

При этом узел 14 синхронизации формирует на своих выходах 16, 17 и 24 последовательность импульсов, предусмотренную

5 временной диаграммой его работы. Узел 14 синхронизации формирует импульс уровн логической единицы на своем выходе 17. При этом многоканальный таймер 13 устанавливает в О все признаки наличи пере0 полнени в группах каналов и в каналах групп, если отсутствует запрет их обнулени . Через врем , достаточное дл обнуле- н и ч признаков, узел синхронизации формирует импульс уровн логической еди5 ницы на своем выходе 24. При этом многоканальный таймер 13 выдает на свои выходы значени признаков наличи переполнени в группах каналов. Каналы счетчи- ка 10 увеличивав: свое значение на единицу (тем самым подсчитываетс количество исполнени дуг, заход щих в вершину , номер которой соответствует номеру ка- нала счетчика). Одновременно накапливающий узел логического сложени устанавливает в 1 значение того информационного разр да, дл которого выбрано первое направление коммутации (тем самым фиксируетс факт исполнени вершин при поиске проход щего через них кратчайшего пути). В том случае, если один или несколько каналов счетчика 10 переполн етс (т. е. если все вход щие в вершину, номер которой соответствует номеру переполнившегос канала, дуги исполнены), то сигналами переполнени будут установлены в единичное состо ние те разр ды накапливающего узла логического сложени , дл которых выбрано второе направление коммутации (тем самым фиксируетс факт исполнени вершин при поиске проход щего через них дальнейшего пути). После установки в 1 всех разрешенных в данном цикле работы разр дов узла 11 узел 12 выдает на свои информационные выходы состав дуг, исход щих из всех опрошенных в данном цикле вершин. При этом многоканальный таймер 13 запускает те свои каналы , номера которых соответствуют дугам, исход щим из исполненных вершин. Одновременно таймер 13 останавливает работу тех своих каналов, которые относ тс к группам, номера которых соответствуют номерам исполненных вершин, и запрещает установку в О признаков в этих группах. Через врем , достаточное дл окончани указанных действий, узел 14 синхронизации формирует импульс уровн логической единицы на своем выходе 16. При этом те каналы таймера 13, работа которых разрешена в данном цикле, т. е. те, которые уже были запущены и которые не относ тс к группам, работа которых запрещена (остановлена ) ранее, увеличивают свое значение на единицу. Через врем , достаточное дл добавлени единицы в каналах таймера 13, узел 14 синхронизации формирует импульс уровн логической единицы на своем выходе 24. После этого работа блока 2 повтор етс .

Claims

Формула изобретени 1. Устройство дл решени задач на графах , содержащее блок задани матрицы смежности, блок определени дерева критических путей и блок определени кратчай- шего маршрута, причем вход пуска устройства подключен к входу пуска блока определени дерева критических путей, выход значени (К.М)-го элемента блока задани матрицы смежности (К 1В, М 1,

.... В, где В - количество вершин в графе)

подключен к входу признака наличи (К.М)- й дуги блока определени кратчайшего маршрута и к входу признака наличи (К,М)-й дуги блока определени дерева критических путей, К-й вход задани начальной вершины пути которого вл етс одноименным входом устройства, М-й вход задани конечной вершины пути которого подключен к одноименному входу блока определени де0 рева критических путей и к одноименному входу блока определени кратчайшего маршрута , выход признака принадлежности (К.М)-й дуги множества дуг кратчайшего маршрута которого вл етс выходом при5 знака принадлежности (К.М)-й дуги множеству дуг критического пути устройства, о т- личающеес тем, что, с целью сокращени аппаратурных затрат при поиске критического пути в графе, вход задани

0 режима исполнени К-й вершины устройства подключен к одноименному входу блока определени дерева критических путей, выход признака принадлежности (К,М)-й дуги дереву критических путей и выход признака

5 окончани моделировани конечной вершины пути которого подключены к входу признака принадлежности (К,М)-й дуги дереву критических маршрутов и к входу опроса конечной вершины блока определени крат0 чайшего маршрута соответственно.
2. Устройство по п. 1, отличающее- с тем, что блок определени дерева критических путей содержит коммутатор, многоканальный счетчик, накапливающий узел

5 логического сложени , узел определени исход щих дуг, многоканальный таймер и узел синхронизации, причем вход пуска блока подключен к входу пуска узла синхронизации , с первого по третий выходы кото0 рого подключены к тактовому входу, к входу установки в О признаков и к входу опроса многоканального таймера соответственно, выход признака наличи переполнени в М--м канале К-й группы которого вл етс

5 выходом признака принадлежности (К,М)-й дуги дереву критических путей блока, М-й вход задани конечной вершины пути которого подключен к М-му управл ющему входу коммутатора, выход которого вл етс

0 выходом признака окончани моделировани конечной вершины пути блока, вход задани режима исполнени К-й вершины и вход задани начальной вершины пути которого подключены к входу выбора на5 правлени коммутации по К-му разр ду информационного входа и к входу установки в 1 К-го разр да накапливающего узла логического сложени соответственно, М-й разр д информационного выхода которого подключен к М-му информационному входу

коммутатора, к входу останова каналов М-й группы и к входу запрета обнулени признаков в М-й группе каналов многоканального таймера и к входу опроса М-й вершины узла определени исход щих дуг, выход признака наличи (К,М)-й исход щей дуги которого подключен к входу пуска М-ro канала К-й группы многоканального таймера, выход признака наличи переполнени в К-й группе каналов которого подключен к К-му раз

р ду первого информационного входа накапливающего узла логического сложени и к суммирующему входу К-го канала многоканального счетчика, выход признака переполнени К-го канала которого подключен к К-му разр ду второго информационного входа накапливающего узла логического сложени , вход признака наличи (К.М)-й дуги блока подключен к одноименному входу узла определени исход щих дуг.

Фцг.2