KR970053008A - 바이폴라 접합 트랜지스터의 제조방법 - Google Patents

바이폴라 접합 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR970053008A
KR970053008A KR1019950069536A KR19950069536A KR970053008A KR 970053008 A KR970053008 A KR 970053008A KR 1019950069536 A KR1019950069536 A KR 1019950069536A KR 19950069536 A KR19950069536 A KR 19950069536A KR 970053008 A KR970053008 A KR 970053008A
Authority
KR
South Korea
Prior art keywords
film
oxide film
soi
type impurity
implanting
Prior art date
Application number
KR1019950069536A
Other languages
English (en)
Other versions
KR100388212B1 (ko
Inventor
황준
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950069536A priority Critical patent/KR100388212B1/ko
Publication of KR970053008A publication Critical patent/KR970053008A/ko
Application granted granted Critical
Publication of KR100388212B1 publication Critical patent/KR100388212B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Bipolar Transistors (AREA)

Abstract

본 발명은 SOI웨이퍼에 형성된 바이폴라 접합 트랜지스터의 제조방법을 제공하기 위한 것이다.
이와 같은 목적을 달성하기 위한 벙법은 반도체 기판에 형성된 SOI 막위에 질화막 패턴을 형성하여 열산화시키므로써 필드 산화막을 형성하는 단계; 전면에 N형의 불순물을 임계농도 이상으로 이온주입하는 단계; 필드 산화막을 포함한 SOI막 위에 산화막을 소정 두께로 증착한 다음, 필드 산화막 상부를 포함한 소정영역막을 남기고 산화막을 제거하는 단계; 노출된 SOI막에 P형 불순물 이온을 현재의 N+상태의 SOI막을 P- 상태로 변환시킬 정도의 농도로 이온주입하는 단계; 전면에 P+로 도핑된 폴리실리콘을 소정 두께만큼 형성하는 단계; 상기 산화막의 측벽 부분에만 남기고 폴리실리콘을 제거하는 단계; 노출된 SOI막 P-영역을 N+영역으로 전환하기 위한 N형의 불순물 이온을 이온주입 및 어닐링 처리하는 단계를 포함하는 것을 특징으로 한다.

Description

바이폴라 접합 트랜지스터의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
첨부한 도면은 본 발명의 실시예에 따른 바이폴라 트랜지스터의 제조과정을 설명하기 위한 공정흐름도.

Claims (5)

  1. 반도체 기판에 산소 이온을 주입하여 매몰 산화층을 형성하는 단계; 매몰 산화층으로 형성된 SOI막위에 질화막 패턴을 형성하여 열산화시키므로써 필드 산화막을 형성하는 단계; 전면에 N형의 불순물을 임계농도 이상으로 이온주입하는 단계; 상기 필드 산화막을 포함한 SOI막 위에 산화막을 소정 두께로 증착한 다음, 필드 산화막 상부를 포함한 소정영역만을 남기고 산화막을 제거하는 단계; 노출된 SOI막에 P형 불순물 이온을 현재의 N+ 성태의 SOI막을 P-상태로 변화시킬 정도의 오도로 이온주입하는 단계; 전면에 P+로 도핑된 폴리실리콘을 소정 두께만큼 형성하는 단계; 상기 산화막의 측벽 부분에만 남기고 폴리실리콘을 제거하는 단계; 노출된 SOI막의 P-영역을 N+영역으로 전환하기 위한 N형의 불순물을 이온을 이온주입 및 어닐링 처리하는 단계를 포함하는 것을 특징으로 하는 바이폴라 접합 트랜지스터의 제조방법.
  2. 제1항에 있어서, 상기 SOI층 위에 형성되는 산화막의 두께는 1,000~5,000Å인 것을 특징으로 하는 바이폴라 접합 트랜지스터의 제조방법.
  3. 제2항에 있어서, 상기 산화막은 저압 화학기상증착법으로 형성하는 것을 특징으로 하는 바이폴라 접합 트랜지스터의 제조방법.
  4. 제1항에 있어서, 상기 측벽 폴리실리콘의 폭은 0.1 내지 0.7㎛ 범위인 것을 특징으로 하는 바이폴라 접합 트랜지스터의 제조방법.
  5. 반도체 기판위의 SOI층에 N+의 이미터, P-의 베이스, N+의 컬렉터가 구비되고, P-베이스의 상부에는 P-베이스와 접합을 형성하는 P+베이스 폴리실리콘이 위치하는 바이폴라 접합 트랜지스터의 구조.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950069536A 1995-12-30 1995-12-30 바이폴라접합트랜지스터의제조방법 KR100388212B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950069536A KR100388212B1 (ko) 1995-12-30 1995-12-30 바이폴라접합트랜지스터의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069536A KR100388212B1 (ko) 1995-12-30 1995-12-30 바이폴라접합트랜지스터의제조방법

Publications (2)

Publication Number Publication Date
KR970053008A true KR970053008A (ko) 1997-07-29
KR100388212B1 KR100388212B1 (ko) 2003-10-11

Family

ID=37421744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069536A KR100388212B1 (ko) 1995-12-30 1995-12-30 바이폴라접합트랜지스터의제조방법

Country Status (1)

Country Link
KR (1) KR100388212B1 (ko)

Also Published As

Publication number Publication date
KR100388212B1 (ko) 2003-10-11

Similar Documents

Publication Publication Date Title
KR0139805B1 (ko) 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법
US4408387A (en) Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask
KR920001655A (ko) 바이폴라 트랜지스터용 자기정렬된 콜렉터 구조 및 이를 주입하는 방법
US6362025B1 (en) Method of manufacturing a vertical-channel MOSFET
US6414372B2 (en) Bipolar transistor having lightly doped epitaxial collector region constant in dopant impurity and process of fabrication thereof
KR970053008A (ko) 바이폴라 접합 트랜지스터의 제조방법
KR920007124A (ko) 폴리 에미터 바이폴라 트랜지스터의 제조방법
KR920007144A (ko) 다결정 실리콘을 사용한 바이폴라 트랜지스터 제조방법
KR970003939A (ko) 수평 구조의 바이폴라 트랜지스터 제조 방법
KR970053007A (ko) 바이폴라 접합 트랜지스터의 제조 방법
KR940007452B1 (ko) 반도체 장치의 제조방법
KR920007231A (ko) 반도체 장치의 제조방법
JPS6453454A (en) Bipolar transistor and manufacture thereof
JP3146490B2 (ja) 半導体装置の製造方法
KR970053006A (ko) 바이폴라 트랜지스터의 제조방법
JPH08321553A (ja) 半導体装置の製造方法
KR920007230A (ko) 선택적 애피택시를 이용한 바이폴라 트랜지스터의 제조방법
KR970018664A (ko) 측벽 스페이서를 이용한 바이폴라 트랜지스터 제조방법
KR910005474A (ko) 바이폴라 트랜지스터 제조방법
KR920007211A (ko) 고속 바이폴라 트랜지스터 및 그의 제조방법
KR970077620A (ko) 트렌치 확산 모스 트랜지스터의 구조 및 제조 공정
KR890005883A (ko) 반도체 장치의 제조방법
KR910015069A (ko) 단일 폴리실리콘층을 이용한 트랜지스터의 제조방법
JPH0376154A (ja) 半導体装置の製造方法
JPH03215944A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060522

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee