KR920007230A - 선택적 애피택시를 이용한 바이폴라 트랜지스터의 제조방법 - Google Patents

Abstract

내용 없음

Description

선택적 애피택시를 이용한 바이풀라 트랜지스터의 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명의 선택적 애피택시를 이용한 바이폴라 트랜지스터의 수직 단면도,

제3도 (A) 내지 (L)는 본 발명의 선택적 애피택시를 이용한 바이폴라 트랜지스터의 제조공정도이다.

Claims (14)

1. P형 기판(21)내의 N+매몰층(22)상에 콜렉터 영역(24), 베이스 영역(30) 및 에미터 영역(39)이 종방향으로 순차 형성되고, 상기 콜렉터 영역(24)이 동일면산에 형성된 N+싱크영역(28)을 통해 폴리실리콘 콜렉터 전극(27)과 접촉되며, 상기 베이스 영역(30)이 외부 베이스 전극(34)을 통해 폴리실피콘 베이스 전극(33)과 접촉되고, 상기 폴리 실시콘막으로 된 콜렉터 전극(27), 베이스 전극(33) 및 에미터 전극(37)이 접촉창(40)을 통해 금속으로 된 콜렉터 전극(43), 베이스 전극(42) 및 에미터 전극(41)과 접촉되며, 상기 폴리실리콘 전극(27,33,37)과 금속 전극(43,42,41)은 제1, 제2및 제3층간 절연막(29,35,38)에 의해 분리되는 구조를 갖는 것을 특징으로 하는 선택적 에피택시를 이용한 바이폴라 트랜지스터.
2. 제1항에 있어서, 콜렉터 영역(24)과 베이스 영역(30)은 각각 선택적 에피택시방법으로 성장된 N형과 P형 에피택셜층인 것을 특징으로 하는 선택적 에피택시를 이용한 바이풀라 트랜지스터.
3. 제1항에 있어서, 제1층간 절연막(29)과 제2층간 절연막(35)은 고압 산화막이고, 제3층간 절연막(38)은 저온 산화막인 것을 특징으로 하는 선택적 에피택시를 이용한 바이폴라 트랜지스터.
4. N+ 매몰층(22)과 소자분리용 필드산화막(23)이 형성된 실리콘 기판(21)상에 선택적인 에피택시방법으로 N-콜렉터 에피택셜층(24)을 형성하는 제1공정과, 폴리 실리콘 콜렉터 전극(27)과 N+싱크영역(28)을 형성하는 제2공정과, 제1층간절연막(29)을 형성하는 제3공정과, 베이스 영역(30)을 형성하는 제4공정과, 폴리실리콘 베이스 전극(33)과 외부 베이스 영역(34)을 형성하는 제5공정과, 제2층간절연막(35)을 형성하는 제6공정과, 폴리실리콘 에미터 전극(37) 및 제3층간 절연막(38)과 에미터 영역(39)을 형성하는 제7공정과, 사진식각공정을 수행하여 제1, 제2 및 제3층간 절연막(29,35,38)을 식각하여 폴리실리콘 전극과 금속전극을 접촉시키기 위한 접촉창(40)을 형성하는 제8공정과, 금속막을 형성한 다음 패터닝하여 에미터, 베이스 및 콜렉트 전극(41-43)을 형성하는 제9공정을 포함하는 것을 특징으로 하는 선택적 애피택시를 이용한 바이폴라 트랜지스터의 제조방법.
5. 제4항에 있어서, N+매몰층(22)의 면적은 최초로 노출되는 영역에 의해 결정되어지는 것을 특징으로 하는 선택적 애피택시를 이용한 바이풀라 트랜지스터.
6. 제4항에 있어서, N-에피택셜층(24)은 매몰층(22)과 산화막(23)을 마스크로 하여 선택적 애피택시방법으로 형성되는 것을 특징으로 하는 선택적 애피택시를 이용한 바이폴라 트랜지스터의 제조방법.
7. 제4항에 있어서, 폴리실리콘 콜렉터 전극과 N+싱크영역을 형성하는 제2공정은 기판전면에 걸쳐 폴리실리콘막(25)을 침적시키는 공정과, 인이온을 이온주입하는 공정과, 감광성 물질(26)을 도포한 다음 사진식각공정으로 상기 폴리실리콘막(25)을 식각하여 콜렉터 전극(27)을 형성하는 공정과, 금속 열적 어닐링 방업으로 이온주입된 인이온을 확산시켜 N+싱크영역(28)을 형성하는 공정으로 이루어지는 것을 특징으로 하는 선택적 애피택시를 이용한 바이폴라 트랜지스터의 제조방법.
8. 제7항에 있어서,콜렉터 전극과 이온주입된 폴리 실리콘막(27)이 N+ 싱크영역(28)의 확산소오스가 되는 것을 특징으로 하는 선택적 애피택시를 이용한 바이폴라 트랜지스터의 제조방법.
9. 제4항에 있어서, 베이스 영역(30)은 제1층간 절연막(29)을 마스크로 하여 선택적 애피택시방법으로 형성하는 것을 특징으로 하는 선택적 애피택시를 이용한 바이폴라 트랜지스터의 제조방법.
10. 제4항에 있어서, 제1층간 절연막(20)의 형성시 그 두께는 절연 및 베이스 영역의 폭에 의해 결정되는 것을 특징으로 하는 선택적 애피택시를 이용한 바이폴라 트랜지스터의 제조방법.
11. 제4항에 있어서, 폴리실리콘 베이스 전극과 외부 베이스 영역을 형성하는 제5공정은 기판전면에 걸쳐 폴리실리콘막(31)을 침적시키는 공정과, 보론(B)이온을 이온주입하는 공정과, 감광성 물질(32)을 도포한 다음 사진식각공정으로 폴리실리콘막(31)을 식각하여 폴리실리콘 베이스 전극(33)을 형성하는 공정과, 금속 열적 어닐링 방법을 실시하여 외부 베이스 영역(34)을 형성하는 공정으로 이루어지는 것을 특징으로 하는 선택적 애피택시를 이용한 바이폴라 트랜지스터의 제조방법.
12. 제11항에 있어서, 베이스 전극인 이온주입된 폴리 실리콘막(33)이 외부 베이스 영역(34)의 확산 소오스가 되는 것을 특징으로 하는 선택적 애피택시를 이용한 바이폴라 트랜지스터의 제조방법.
13. 제4항에 있어서, 폴리실리콘 에미터 전극 및 제3층간 절연막과 에미터 영역을 형성하는 제7공정은 폴리실리콘막(35)을 전면 침적시키는 공정과, 비소이온을 기판전면에 걸쳐 이온주입하는 공정과, 사진식각하여 폴리실리콘막(36)을 식각하여 에미터 전극(37)을 형성하는 공정과, 저온 산화막(38)을 침적시킨 후 확산 공정을 수행하여 에미터 영역(39)을 형성하는 공정으로 이루어지는 것을 특징으로 하는 선택적 에피택시를 이용한 바이폴라 트랜지스터의 제조방법.
14. 제13항에 있어서, 에미터 전극인 폴리실리콘막(37)이 에미터 영역(39)의 확산 소오스가 되는 것을 특징으로 하는 선택적 에피택시를 이용한 바이폴라 트랜지스터의 제조방법.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.