KR920015598A - 셀프-어라인 바이폴라 접합 트랜지스터 공정방법 - Google Patents
셀프-어라인 바이폴라 접합 트랜지스터 공정방법 Download PDFInfo
- Publication number
- KR920015598A KR920015598A KR1019910000475A KR910000475A KR920015598A KR 920015598 A KR920015598 A KR 920015598A KR 1019910000475 A KR1019910000475 A KR 1019910000475A KR 910000475 A KR910000475 A KR 910000475A KR 920015598 A KR920015598 A KR 920015598A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- depositing
- poly
- self
- annealing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 5
- 238000000151 deposition Methods 0.000 claims 5
- 238000000137 annealing Methods 0.000 claims 3
- 238000005530 etching Methods 0.000 claims 3
- 206010028980 Neoplasm Diseases 0.000 claims 1
- 208000035269 cancer or benign tumor Diseases 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 베이스 폴리를 이용한 셀프-어라인 바이폴라 NPN트랜지스터 제작 공정도.
Claims (1)
- P형기판위에 양측 P+웰과 N+매입층 웰을 형성하여 N에피택셜층을 성장시키고 소자간 분리를 하기 위하여 양측 트랜취를 형성하여 산화막을 증착시킨후 베이스 영역을 형성하기 위하여 포토(Photo)로 R+이온을 주입하여 산화시키고 베이스 영역의 접점을 포토에칭하여 P+폴리를 증착시켜 도핑하는 공정과, 상기 P+폴리층위에 산화막을 증착시켜 가열냉각한후 산화막을 에칭하는 공정과, 상기 P+폴리층위에 산화막을 증착시켜 가열냉각한후 산화막을 에칭하는 공정과, 상기 산화막을 마스크로형성하여 P+폴리를 에칭하고 베이스 콘택이 셀프-어라인하도록 P+폴리의 양측에 웰을 형성하여 산화막을 증착시킨후 에칭하는 공정과, 에미터 영역과 컬렉터 영역을 형성하기 위하여 포토(Photo)로 n+이온주입하여 산화시키고 콘택메탈을 증착시킨후 프토에치하여 가열냉각하는 공정을 포함하여 이루어진 것을 특징으로 하는 셀프-어라인 바이폴라 접합 트랜지스터 공정 방법.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000475A KR0147385B1 (ko) | 1991-01-15 | 1991-01-15 | 셀프-어라인 바이폴라 접합 트랜지스터 공정방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000475A KR0147385B1 (ko) | 1991-01-15 | 1991-01-15 | 셀프-어라인 바이폴라 접합 트랜지스터 공정방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920015598A true KR920015598A (ko) | 1992-08-27 |
| KR0147385B1 KR0147385B1 (ko) | 1998-08-01 |
Family
ID=19309759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910000475A KR0147385B1 (ko) | 1991-01-15 | 1991-01-15 | 셀프-어라인 바이폴라 접합 트랜지스터 공정방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0147385B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100529550B1 (ko) | 2001-10-18 | 2005-11-22 | 한국전자통신연구원 | 공개키 기반 구조 인증시스템에서 생체정보를 이용한인증서 권한 변경 방법 |
-
1991
- 1991-01-15 KR KR1019910000475A patent/KR0147385B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0147385B1 (ko) | 1998-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4839305A (en) | Method of making single polysilicon self-aligned transistor | |
| KR900013642A (ko) | Bicmos 프로세스내에 에미터들을 형성하기 위한 방법 | |
| JPH0831478B2 (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| KR920015598A (ko) | 셀프-어라인 바이폴라 접합 트랜지스터 공정방법 | |
| US5747374A (en) | Methods of fabricating bipolar transistors having separately formed intrinsic base and link-up regions | |
| KR920020749A (ko) | 카운터 도우프된 콜렉터에 대한 bicmos 제조방법 | |
| KR970003939A (ko) | 수평 구조의 바이폴라 트랜지스터 제조 방법 | |
| JP2715494B2 (ja) | 半導体装置の製造方法 | |
| KR950000137B1 (ko) | 반도체 장치의 제조방법 | |
| JPH04127536A (ja) | 半導体装置の製造方法 | |
| KR930010826B1 (ko) | 바이폴라 소자의 제조방법 | |
| KR940007452B1 (ko) | 반도체 장치의 제조방법 | |
| KR920015594A (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JPS63226065A (ja) | 半導体装置の製造方法 | |
| KR920007230A (ko) | 선택적 애피택시를 이용한 바이폴라 트랜지스터의 제조방법 | |
| KR920007229A (ko) | 바이폴라 트랜지스터 제조방법 | |
| KR920007231A (ko) | 반도체 장치의 제조방법 | |
| KR910020927A (ko) | 상보형 수직 pnp 트랜지스터의 제조방법 | |
| JPH03206622A (ja) | 半導体装置の製造方法 | |
| KR960019595A (ko) | 자기정렬 쌍극자 트랜지스터의 제조방법 | |
| KR920015624A (ko) | 바이폴라 트랜지스터 제조방법 | |
| JPS63104367A (ja) | 半導体装置の製造方法 | |
| JPH04167436A (ja) | 半導体装置 | |
| JPH04218923A (ja) | 高速トランジスタの製造方法 | |
| JPH08107118A (ja) | バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060502 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |