KR0147385B1 - 셀프-어라인 바이폴라 접합 트랜지스터 공정방법 - Google Patents
셀프-어라인 바이폴라 접합 트랜지스터 공정방법Info
- Publication number
- KR0147385B1 KR0147385B1 KR1019910000475A KR910000475A KR0147385B1 KR 0147385 B1 KR0147385 B1 KR 0147385B1 KR 1019910000475 A KR1019910000475 A KR 1019910000475A KR 910000475 A KR910000475 A KR 910000475A KR 0147385 B1 KR0147385 B1 KR 0147385B1
- Authority
- KR
- South Korea
- Prior art keywords
- base
- emitter
- poly
- contact metal
- oxide film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 2
- 239000002184 metal Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 150000002500 ions Chemical class 0.000 claims abstract description 5
- 238000001259 photo etching Methods 0.000 claims abstract description 4
- 238000002955 isolation Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 3
- 238000000137 annealing Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 238000003672 processing method Methods 0.000 abstract description 3
- 238000001816 cooling Methods 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 바이폴라 NPN트랜지스터에 관한 것으로, 특히 반도체 소자의 면적을 축소하여 고속동작에 적당하도록 베이스 상호 연결에 폴리를 이용하여 에미터 셀프-어라인이 가능하도록 셀프-어라인 바이폴라 접합 트랜지스터 공정방법에 관한 것이다. 종래의 기술구성은 에미터 확산영역을 형성하기 위하여 에미터 포토에치공정이 필요하고 콘택 메탈을 증착할 때 콘택 포토 에치 공정이 필요하다. 또한, 콘택메탈이 전부 일정한 층에 의해 형성되므로 베이스-에미터 간의 콘택메탈과 베이스-컬렉터간의 콘텍메탈공간이 필요하여 소자의 크기가 확대된다. 또한, 소자크기에 비하여 에미터 면적이 적은 문제점이 있었다. 이에따라, 본 발명은 상기한 문제점을 해결하기 위한 것으로써, 베이스영역의 접점을 포토에치하여 P+폴리를 증착시킨후 P+폴리층 위에 산화막을 증착시켜 에칭하고, 상기 산화막을 마스크로 형성하여 P+폴리를 에칭하고 베이스 콘택이 셀프-어라인하도록 P+폴리의 양측에 웰을 형성하여 산화막을 증착시킨후 에칭한다. 또한, 에미터 영역과 컬렉터 영역을 형성하기 위하여 포토로 n+이온 주입하여 산화시키고, 콘택 메탈을 증착시킨후 포토에치하여 가열냉각시킨다. 즉, 베이스 상호연결이 폴리에 의해 베이스-이미터 콘택메탈과 베이스-컬렉터 콘택 메탈의 공간이 불필요하므로 소자의 크기를 줄일 수 있다.
Description
제1도는 종래의 바이폴라 NPN트랜지스터 제작 공정도
제2도는 본 발명의 베이스 폴리를 이용한 셀프-어라인 바이폴라 NPN트랜지스터 제작 공정도
*도면의 주요 부분에 대한 부호 설명
10:트랜취 20:콘택
30:메탈 E:이미터
B:베이스 C:컬렉터
본 발명은 바이폴라 NPN트랜지스터(Bipolar NPN Transister)에 관한 것으로, 특히 반도체 소자의 면적을 축소하여 고속동작에 적당하도록한 베이스(Base) 상호연결(Interconnection)에 폴리(Poly)를 이용하여 에미터 셀프-어라인(Emitter Self-Align; 에미터 자기정합)이 가능하도록한 셀프-어라인 바이폴라 접합 트랜지스터 공정방법에 관한 것이다. 종래 기술구성의 바이폴라 NPN트랜지스터 공정방법은 제1도에 도시된 바와같은 P형기판(P-type Substrate)위에 N-에피택시(Epitaxy)층을 성장시키기전 양측 P+웰을 형성하고 N형 불순물을 고농도로 확산하여 N+매입층(Buried Layer)웰(Wall)을 형성하고, N-에피택셜층을 성장시킨다. 또한, 상기 N-에피택셜층에 산화막(SiO2)을 증착시키고 LOCOS(Local Oxidation of Silicon)(질화실리콘막(Si3N4)을 증착하여 산화 마스크(mask)사용함)방법으로 공정한다. 소자간 분리(Isolation)를 시키기 위하여 포토에치(Photo-Etch)하여 트랜취(Trench)(10)를 형성하여 산화막 증착한다. 상기 트랜취(10)에 산화막을 증착시킨후 베이스(B)을 영역을 형성하기 위해 포토에 의해 P-이온을 주입하고 산화시킨다. 그리고 에미터와 컬렉터를 형성하기 위하여 포토에 의해 n+이온을 주입한후 산화시켜 가열냉각(Anneal)한다. 또한, 에미터 콘택(Contact)(20)을 포토에치하여 메탈(Metal)(30)을 증착하고 일정한 콘택메탈을 형성하여 포토에치한후 가열 냉각한다. 따라서, 이러한 에미터, 컬렉터, 베이스영역의 전류흐름 및 바이폴라 NPN트랜지스터 공정의 단점을 상세히 설명하면 다음과 같다. 에미터(E)에서 주입된 전자(e-)의 일부는 베이스(B)측의 다수 케리어(Majority Carrier)인 정공(Hole)과 결합하여 베이스 전류를 형성하고 베이스 전류는 접점(Junction)을 통해 흐른다. 에미터에서 주입된 나머지 전자(e-)는 컬렉터 전류가 되며 이때 컬렉터 전류와 베이스 전류의 비에 따라 전류이득(hfe)이 결정된다. 그러나, 이와같이 종래 기술의 공정에 따른 바이폴라 NPN트랜지스터는 에미터 확산(Emitter Diffusion)영역을 형성하기 위하여 에미터 포토-에치 공정이 필요하고 콘택 메탈을 증착할 때 일정한 메탈 콘택의 포토-에치 공정이 필요하다. 또한, 콘택 메탈이 전부 일정한 층(Layer)에 의해 형성되므로, 베이스 에미터간의 콘택 메탈과 베이스-컬렉터간의 콘택메탈 공간이 필요하여 소자크기가 확대되므로 소자크기에 비하여 에미터 면적이 적은 문제점이 있었다. 이에 따라, 본 발명은 상기한 문제점을 해결하기 위한 것으로써, 제2도에 도시된 바와같이 P형기판 위의 양측에 P+웰을 형성하고 N형 불순물을 고농도로 확산하여 N+매입층 웰을 형성하고 N-에피택셜 층을 성장시킨다. 또한, 상기 n-에피택셜층위에 LOCOS방법의 질화실리콘막(Si3N4)증착하여 산화 마스크(Mask)로 사용되며, 소자간 분리(Isolation)를 시키기 위하여 포토에치하여 양측에 트랜취(10)를 형성하며 산화막(SiO2)증착한다. 상기 양측 트랜취(10)에 산화막을 증착시킨후 베이스(B)영역을 형성하기 위하여 포토(Photo)로 P+이온을 주입하고 산화시킨다. 제3도(c)∼(d)에 도시된 바와같이 베이스(B)영역의 접점(Contact)(20)을 포토에치하여 P+폴리를 증착시켜 도핑하고, 상기 P+폴리층위에 실리콘 산화막(SiO2)을 증착시켜 가열냉각(Anneal)하고, 상기 산화막(SiO2)을 에치한후 산화 마스크(Mask)로 사용되어 P+폴리를 에치한다.
다음 공정으로는 제3도(e)에 도시된 바와같이 P+폴리 양측에 웰을 형성하기 위하여 산화막을 증착시켜 에칭한다. 또한 제3도(f)에 도시된 바와 같이 에미터(E)영역과 컬렉터(C)영역을 형성하기 위하여 포토(Photo)로 n+이온 주입하여 산화시키고 메탈(30)을 증착시켜 포토에치한후 가열냉각한다. 따라서 이러한 바이폴라 NPN트랜지스터 공정 방법에 따른 에미터, 베이스, 컬렉터영역의 전류흐름 및 작용효과를 상세히 설명하면 다음과 같다. 에미터(E)에서 주입된 전자(e-)의 일부를 베이스(B)측의 다수 케리어인 정공 (Hole)과 결합하여 베이스 전류를 형성하고 베이스 전류는 접점을 통해 흐른다. 에미터에서 주입된 나머지 전자(e-)는 컬렉터 전류가 되며 이때 컬렉터 전류와 베이스 전류의 비에 따라 이득(hfe)이 결정된다. 따라서, 본 발명에 따른 셀프-어라인 바이폴라 접합 트랜지스터 공정방법은 에미터(E)확산 영역을 형성할 때 베이스(B)폴리를 이용하여 에미터 영역의 포토에치 공정을 없애고, 베이스-에미터 어라인 탈러런스(Tolerance)가 불필요하고, 베이스 접점이 폴리 셀프 어라인(PSA)이므로 어라인 탈러런스(Align Tolerance)가 불필요하다. 즉, 베이스 상호 연결이 폴리에 의해 이루어지므로 베이스-에미터 콘택메탈과 베이스-컬렉터 콘택 메탈의 공간이 불필요하므로 소자의 크기를 줄일 수 있는 효과가 있다.
Claims (1)
- P형기판위에 양측 P+웰과 N+매입층 웰을 형성하여 N-에피택셜층을 성장시키고 소자간 분리를 하기 위하여 양측 트랜취를 형성하여 산화막을 증착시킨후 베이스 영역을 형성하기 위하여 포토(Photo)로 P+이온을 주입하여 산화시키고 베이스 영역의 접점을 포토에칭하여 P+폴리를 증착시켜 도핑하는 공정과, 상기 P+폴리층위에 산화막을 증착시켜 가열냉각한후 산화막을 에칭하는 공정과, 상기 산화막을 마스크로 형성하여 P+폴리를 에칭하고 베이스 콘택이 셀프-어라인하도록 P+폴리의 양측에 웰을 형성하여 산화막을 증착시킨후 에칭하는 공정과, 에미터 영역과 컬렉터 영역을 형성하기 위하여 포토(Photo)로 n+이온주입하여 산화시키고 콘택 메탈을 증착시킨후 포토에치하여 가열냉각하는 공정을 포함하여 이루어진 것을 특징으로 하는 셀프-어라인 바이폴라 접합 트랜지스터 공정방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000475A KR0147385B1 (ko) | 1991-01-15 | 1991-01-15 | 셀프-어라인 바이폴라 접합 트랜지스터 공정방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000475A KR0147385B1 (ko) | 1991-01-15 | 1991-01-15 | 셀프-어라인 바이폴라 접합 트랜지스터 공정방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920015598A KR920015598A (ko) | 1992-08-27 |
| KR0147385B1 true KR0147385B1 (ko) | 1998-08-01 |
Family
ID=19309759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910000475A KR0147385B1 (ko) | 1991-01-15 | 1991-01-15 | 셀프-어라인 바이폴라 접합 트랜지스터 공정방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0147385B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7366904B2 (en) | 2001-10-18 | 2008-04-29 | Electronics And Telecomunications Research Institute | Method for modifying validity of a certificate using biometric information in public key infrastructure-based authentication system |
-
1991
- 1991-01-15 KR KR1019910000475A patent/KR0147385B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7366904B2 (en) | 2001-10-18 | 2008-04-29 | Electronics And Telecomunications Research Institute | Method for modifying validity of a certificate using biometric information in public key infrastructure-based authentication system |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920015598A (ko) | 1992-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0139805B1 (ko) | 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
| JP4077529B2 (ja) | トレンチ拡散ｍｏｓトランジスタの製造方法 | |
| JPH0252422B2 (ko) | ||
| US4717678A (en) | Method of forming self-aligned P contact | |
| US4735912A (en) | Process of fabricating a semiconductor IC device | |
| US4783422A (en) | Process for fabricating a bipolar transistor utilizing sidewall masking over the emitter | |
| EP0221742B1 (en) | Integrated circuit fabrication process for forming a bipolar transistor having extrinsic base regions | |
| EP0166923A2 (en) | High performance bipolar transistor having a lightly doped guard ring disposed between the emitter and the extrinsic base region | |
| KR0147385B1 (ko) | 셀프-어라인 바이폴라 접합 트랜지스터 공정방법 | |
| JPS5947468B2 (ja) | バイポ−ラ・トランジスタの製造方法 | |
| EP0532355A2 (en) | Method for manufacturing a bipolar transistor having a reduced collector-base capacitance | |
| JPH04258132A (ja) | 半導体装置およびその製造方法 | |
| JP3229026B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2974442B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JP3121636B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS5984469A (ja) | 半導体装置の製造方法 | |
| EP0276571A2 (en) | Method of manufacturing a semiconductive device comprising a buried region | |
| JPH02152240A (ja) | 半導体装置の製造方法 | |
| JP2519251B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH05211152A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JPH05235009A (ja) | 半導体集積回路装置の製造方法 | |
| JPH06333933A (ja) | 半導体装置およびその製造方法 | |
| JPH04287329A (ja) | ラテラルバイポーラトランジスタの製造方法 | |
| JPS63164355A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63226065A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060502 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |