JPH08107118A - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH08107118A JPH08107118A JP6262046A JP26204694A JPH08107118A JP H08107118 A JPH08107118 A JP H08107118A JP 6262046 A JP6262046 A JP 6262046A JP 26204694 A JP26204694 A JP 26204694A JP H08107118 A JPH08107118 A JP H08107118A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- base region
- emitter
- intrinsic base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 高速、かつ高耐圧のＬＥＣ構造バイポーラト
ランジスタの製造方法を提供する。 【構成】 真性ベース領域とエミッタ領域の間のエピタ
キシャル層中に、エピタキシャル層の不純物が残らない
ように、イオン注入により、低濃度エミッタ領域を形成
する。
ランジスタの製造方法を提供する。 【構成】 真性ベース領域とエミッタ領域の間のエピタ
キシャル層中に、エピタキシャル層の不純物が残らない
ように、イオン注入により、低濃度エミッタ領域を形成
する。
Description
【０００１】
【産業上の利用分野】本発明は、バイポーラトランジス
タ、特にＬＥＣ（Low Emitter Concentration）構造の
製造方法に関する。
タ、特にＬＥＣ（Low Emitter Concentration）構造の
製造方法に関する。
【０００２】
【従来の技術】現在バイポーラトランジスタは、二重拡
散によりエミッタ領域及びベース領域を形成しており、
イオン注入技術の進歩により、各拡散層の接合を浅く、
かつ高濃度に形成することができ、微細化が図られてき
た。しかし、高濃度接合になるに従い、結晶欠陥や内部
電界が大きくなり、雑音が問題となっていた。
散によりエミッタ領域及びベース領域を形成しており、
イオン注入技術の進歩により、各拡散層の接合を浅く、
かつ高濃度に形成することができ、微細化が図られてき
た。しかし、高濃度接合になるに従い、結晶欠陥や内部
電界が大きくなり、雑音が問題となっていた。
【０００３】一方低雑音トランジスタとして、図９に示
すＬＥＣ構造のバイポーラトランジスタが提案されてい
る。このバイポーラトランジスタは、例えば次のような
製造方法により形成される。まず、Ｐ型シリコン基板１
上にコレクタ電極の一部を構成するＮ型埋込層２と、Ｐ
型埋込層からなるチャネルストッパー３を形成し、その
後、Ｎ型エピタキシャル層４を成長させる。リセス型Ｌ
ＯＣＯＳ酸化膜５により素子分離を行い、コレクタウォ
ール６を形成する。全面に絶縁膜７を形成した後、外部
ベース領域８をイオン注入により形成するため、外部ベ
ース形成予定領域を露出させたイオン注入用マスク９を
絶縁膜７上に形成する。その後、絶縁膜７を通して、Ｎ
型エピタキシャル層４中にＰ型不純物をイオン注入し
（図６）、イオン注入用マスク９を除去した後、熱拡散
を行い、外部ベース領域８を形成する。
すＬＥＣ構造のバイポーラトランジスタが提案されてい
る。このバイポーラトランジスタは、例えば次のような
製造方法により形成される。まず、Ｐ型シリコン基板１
上にコレクタ電極の一部を構成するＮ型埋込層２と、Ｐ
型埋込層からなるチャネルストッパー３を形成し、その
後、Ｎ型エピタキシャル層４を成長させる。リセス型Ｌ
ＯＣＯＳ酸化膜５により素子分離を行い、コレクタウォ
ール６を形成する。全面に絶縁膜７を形成した後、外部
ベース領域８をイオン注入により形成するため、外部ベ
ース形成予定領域を露出させたイオン注入用マスク９を
絶縁膜７上に形成する。その後、絶縁膜７を通して、Ｎ
型エピタキシャル層４中にＰ型不純物をイオン注入し
（図６）、イオン注入用マスク９を除去した後、熱拡散
を行い、外部ベース領域８を形成する。
【０００４】次に、真性ベース領域１０を形成するた
め、絶縁膜７上に別のイオン注入用マスク１１を真性ベ
ース形成予定領域を露出させて形成し、絶縁膜７を通し
てＮ型エピタキシャル層４中にＰ型不純物をイオン注入
する（図７）。イオン注入用マスク１１を除去した後、
熱拡散を行い、外部ベース領域８と接続させ、真性ベー
ス領域１０を形成する。
め、絶縁膜７上に別のイオン注入用マスク１１を真性ベ
ース形成予定領域を露出させて形成し、絶縁膜７を通し
てＮ型エピタキシャル層４中にＰ型不純物をイオン注入
する（図７）。イオン注入用マスク１１を除去した後、
熱拡散を行い、外部ベース領域８と接続させ、真性ベー
ス領域１０を形成する。
【０００５】エミッタ電極及びコレクタ電極を形成する
ため、エミッタ電極及びコレクタ電極形成予定領域の絶
縁膜７をエッチング除去した後、電極金属１２を全面に
被着させる。電極金属は、ポリシリコンを用いる。電極
金属１２から、エミッタ領域を形成する際の不純物とな
るＮ型不純物を電極金属１２全面にイオン注入する。こ
こで、先に形成した電極金属であるポリシリコンの代わ
りに、ドープドポリシリコンを用いた場合には、電極金
属へのイオン注入工程を省略することができる。次に、
電極金属１２上に電極金属をパターニングするため、エ
ミッタ電極及びコレクタ電極形成予定領域に、エッチン
グ用マスク１３を形成する（図８）。
ため、エミッタ電極及びコレクタ電極形成予定領域の絶
縁膜７をエッチング除去した後、電極金属１２を全面に
被着させる。電極金属は、ポリシリコンを用いる。電極
金属１２から、エミッタ領域を形成する際の不純物とな
るＮ型不純物を電極金属１２全面にイオン注入する。こ
こで、先に形成した電極金属であるポリシリコンの代わ
りに、ドープドポリシリコンを用いた場合には、電極金
属へのイオン注入工程を省略することができる。次に、
電極金属１２上に電極金属をパターニングするため、エ
ミッタ電極及びコレクタ電極形成予定領域に、エッチン
グ用マスク１３を形成する（図８）。
【０００６】電極金属１２をエッチングし、エミッタ電
極１４とコレクタ電極１５を形成する。その後、熱拡散
を行い、エミッタ電極１４からＮ型不純物をＮ型エピタ
キシャル層４中に拡散させ、エミッタ領域１６を形成す
る。このエミッタ領域１６と、先に形成した真性ベース
領域１０との間のエピタキシャル層が、低濃度エミッタ
領域１７となる（図９）。
極１４とコレクタ電極１５を形成する。その後、熱拡散
を行い、エミッタ電極１４からＮ型不純物をＮ型エピタ
キシャル層４中に拡散させ、エミッタ領域１６を形成す
る。このエミッタ領域１６と、先に形成した真性ベース
領域１０との間のエピタキシャル層が、低濃度エミッタ
領域１７となる（図９）。
【０００７】上記のように形成された従来のＬＥＣ構造
のバイポーラトランジスタは、低濃度エミッタ領域１７
がエピタキシャル層で構成される。エミッタ領域、真性
ベース領域部分の断面の不純物濃度分布を図１０に示
す。図に示すように、低濃度エミッタ領域は不純物を注
入あるいは拡散しないＮ型エピタキシャル層（図中ｎ-
で示す）で構成されるため、真性ベース領域（図中ｐで
示す）を深く形成する必要がある。真性ベース領域を、
Ｐ型不純物を表面から深い位置にイオン注入し形成する
と、真性ベース領域の幅が拡がることもわかる。例え
ば、Ｐ型不純物としてボロンを打ち込みエネルギー１８
０ＫｅＶ、注入量２．０Ｅ１２／ｃｍ2で注入し、熱拡
散１０００℃、２０秒を行うと、不純物濃度のピーク値
が、５０００オングストロームの深さで、４０００オン
グストロームの幅を持つ不純物領域が形成されることに
なる。この様に形成されたバイポーラトランジスタは、
エミッタ−ベース間耐圧は十分にあるが、高速動作に問
題があった（ｆT＝２ＧＨｚ）。
のバイポーラトランジスタは、低濃度エミッタ領域１７
がエピタキシャル層で構成される。エミッタ領域、真性
ベース領域部分の断面の不純物濃度分布を図１０に示
す。図に示すように、低濃度エミッタ領域は不純物を注
入あるいは拡散しないＮ型エピタキシャル層（図中ｎ-
で示す）で構成されるため、真性ベース領域（図中ｐで
示す）を深く形成する必要がある。真性ベース領域を、
Ｐ型不純物を表面から深い位置にイオン注入し形成する
と、真性ベース領域の幅が拡がることもわかる。例え
ば、Ｐ型不純物としてボロンを打ち込みエネルギー１８
０ＫｅＶ、注入量２．０Ｅ１２／ｃｍ2で注入し、熱拡
散１０００℃、２０秒を行うと、不純物濃度のピーク値
が、５０００オングストロームの深さで、４０００オン
グストロームの幅を持つ不純物領域が形成されることに
なる。この様に形成されたバイポーラトランジスタは、
エミッタ−ベース間耐圧は十分にあるが、高速動作に問
題があった（ｆT＝２ＧＨｚ）。
【０００８】バイポーラトランジスタの高速化を図るた
めには、真性ベース領域を浅く形成する必要があるが、
一方低濃度エミッタ領域がなくなるほど浅く形成し、エ
ミッタ領域とベース領域が接触すると、エミッタ−ベー
ス間耐圧が低下するという問題があった。
めには、真性ベース領域を浅く形成する必要があるが、
一方低濃度エミッタ領域がなくなるほど浅く形成し、エ
ミッタ領域とベース領域が接触すると、エミッタ−ベー
ス間耐圧が低下するという問題があった。
【０００９】
【発明が解決しようとする課題】従来の製造方法では、
低濃度エミッタ領域をエピタキシャル層で形成していた
ため、真性ベース領域を深く形成する必要があり、それ
に伴いベース幅が拡がり、バイポーラトランジスタの高
速化を図ることができなかった。また、バイポーラトラ
ンジスタの高速化を図るため、真性ベース領域を浅く形
成すると、高濃度の真性ベース領域とエミッタ領域が接
触し、エミッタ−ベース間耐圧が低下するという問題が
あった。本発明は、上記問題を解決することを目的とす
る。
低濃度エミッタ領域をエピタキシャル層で形成していた
ため、真性ベース領域を深く形成する必要があり、それ
に伴いベース幅が拡がり、バイポーラトランジスタの高
速化を図ることができなかった。また、バイポーラトラ
ンジスタの高速化を図るため、真性ベース領域を浅く形
成すると、高濃度の真性ベース領域とエミッタ領域が接
触し、エミッタ−ベース間耐圧が低下するという問題が
あった。本発明は、上記問題を解決することを目的とす
る。
【００１０】
【課題を解決するための手段】本発明は上記目的を達成
するため、一導電型の半導体基板上に、逆導電型の埋込
層を形成し、該埋込層上に逆導電型のエピタキシャル層
を成長させ、素子分離を行い、逆導電型のコレクタ領域
を形成した半導体上に、一導電型のベース領域と逆導電
型のエミッタ領域を形成する際、該ベース領域とエミッ
タ領域間に、該ベース領域及びエミッタ領域より不純物
濃度の低い逆導電型の半導体領域を形成するバイポーラ
トランジスタの製造方法において、前記エピタキシャル
層中に前記ベース領域を形成する工程と、前記半導体表
面からイオン注入し、前記半導体領域を形成する工程
と、前記半導体表面に前記エミッタ領域を形成する工程
とを含むことと、前記半導体領域は、前記ベース領域と
エミッタ領域との接合面に、不純物が注入あるいは拡散
されない前記エピタキシャル層が残らない領域として形
成させることを特徴とするものである。
するため、一導電型の半導体基板上に、逆導電型の埋込
層を形成し、該埋込層上に逆導電型のエピタキシャル層
を成長させ、素子分離を行い、逆導電型のコレクタ領域
を形成した半導体上に、一導電型のベース領域と逆導電
型のエミッタ領域を形成する際、該ベース領域とエミッ
タ領域間に、該ベース領域及びエミッタ領域より不純物
濃度の低い逆導電型の半導体領域を形成するバイポーラ
トランジスタの製造方法において、前記エピタキシャル
層中に前記ベース領域を形成する工程と、前記半導体表
面からイオン注入し、前記半導体領域を形成する工程
と、前記半導体表面に前記エミッタ領域を形成する工程
とを含むことと、前記半導体領域は、前記ベース領域と
エミッタ領域との接合面に、不純物が注入あるいは拡散
されない前記エピタキシャル層が残らない領域として形
成させることを特徴とするものである。
【００１１】
【実施例】以下、ＮＰＮバイポーラトランジスタの製造
方法を例にとり、本発明の一実施例を説明する。まず、
外部ベース領域を形成するまでの工程は、従来例で説明
した工程とほぼ同様である。即ち、Ｐ型シリコン基板上
にコレクタ電極の一部を構成するＮ型埋込層と、Ｐ型埋
込層からなるチャネルストッパーを形成し、その後、Ｎ
型エピタキシャル層４を成長させる。このときＮ型エピ
タキシャル層４の厚さは、従来の製造方法のエピタキシ
ャル層の厚さと比較して、１／２から１／３の厚さで十
分である。リセス型ＬＯＣＯＳ酸化膜５により素子分離
を行い、コレクタウォールを形成する。全面に二酸化シ
リコン膜４００オングストロームからなる絶縁膜７を形
成した後、外部ベース領域をイオン注入により形成する
ため、外部ベース形成予定領域を露出させたイオン注入
用マスク９（ホトレジスト）を絶縁膜７上に形成する。
その後、絶縁膜７を通してＮ型エピタキシャル層４中に
Ｐ型不純物をイオン注入し、イオン注入用マスク９を除
去した後、熱拡散を行い、外部ベース領域８を形成す
る。図１にエミッタ及びベース領域の形成予定領域のみ
の拡大図を示す。図に示していないコレクタウォール部
分等の形成方法は、従来例と同様で良く、また別の製造
方法で形成することも可能であるので、以下の説明は、
コレクタウォール部分等の説明を省略し、説明する。
方法を例にとり、本発明の一実施例を説明する。まず、
外部ベース領域を形成するまでの工程は、従来例で説明
した工程とほぼ同様である。即ち、Ｐ型シリコン基板上
にコレクタ電極の一部を構成するＮ型埋込層と、Ｐ型埋
込層からなるチャネルストッパーを形成し、その後、Ｎ
型エピタキシャル層４を成長させる。このときＮ型エピ
タキシャル層４の厚さは、従来の製造方法のエピタキシ
ャル層の厚さと比較して、１／２から１／３の厚さで十
分である。リセス型ＬＯＣＯＳ酸化膜５により素子分離
を行い、コレクタウォールを形成する。全面に二酸化シ
リコン膜４００オングストロームからなる絶縁膜７を形
成した後、外部ベース領域をイオン注入により形成する
ため、外部ベース形成予定領域を露出させたイオン注入
用マスク９（ホトレジスト）を絶縁膜７上に形成する。
その後、絶縁膜７を通してＮ型エピタキシャル層４中に
Ｐ型不純物をイオン注入し、イオン注入用マスク９を除
去した後、熱拡散を行い、外部ベース領域８を形成す
る。図１にエミッタ及びベース領域の形成予定領域のみ
の拡大図を示す。図に示していないコレクタウォール部
分等の形成方法は、従来例と同様で良く、また別の製造
方法で形成することも可能であるので、以下の説明は、
コレクタウォール部分等の説明を省略し、説明する。
【００１２】次に、真性ベース領域１０を形成するた
め、絶縁膜７上に別のイオン注入用マスク１１（ホトレ
ジスト）を真性ベース形成予定領域を露出させて形成
し、絶縁膜７を通してＮ型エピタキシャル層４中にＰ型
不純物を注入する。注入条件は、Ｐ型不純物としてボロ
ンを打ち込みエネルギー６０ＫｅＶ、注入量７Ｅ１２／
ｃｍ2とする。その後、低濃度エミッタ領域を形成する
ため、真性ベース領域の形成に使用したイオン注入用マ
スク１１を使用して、Ｎ型エピタキシャル層４中にＮ型
不純物を注入する（図２）。このときの注入条件は、Ｎ
型不純物としてリンを、打ち込みエネルギー６０Ｋｅ
Ｖ、注入量１．５Ｅ１２／ｃｍ2とする。イオン注入用
マスク１１を除去した後、真性ベース領域１０及び低濃
度エミッタ領域１７を形成するため、９００℃、２０分
間の熱拡散を行う。その結果、真性ベース領域１０とな
るＰ型不純物領域が、深さ２０００オングストローム、
不純物濃度のピーク値５Ｅ１７／ｃｍ3となる。この真
性ベース領域が形成される深さは、従来の１／２〜１／
３程度の深さである（通常、打ち込みエネルギー１００
〜５００ＫｅＶで注入すると、３０００〜１１０００オ
ングストロームの深さに不純物濃度のピークを持つ不純
物領域が形成される。）。また、低濃度エミッタ領域１
７となるＮ型不純物領域は、深さ２５０オングストロー
ム、不純物濃度のピーク値１．５Ｅ１７／ｃｍ3とな
る。この低濃度エミッタ領域と真性ベース領域との接合
面では、注入された不純物がキャンセルし合い、不純物
濃度が非常に低い接合面を形成する。
め、絶縁膜７上に別のイオン注入用マスク１１（ホトレ
ジスト）を真性ベース形成予定領域を露出させて形成
し、絶縁膜７を通してＮ型エピタキシャル層４中にＰ型
不純物を注入する。注入条件は、Ｐ型不純物としてボロ
ンを打ち込みエネルギー６０ＫｅＶ、注入量７Ｅ１２／
ｃｍ2とする。その後、低濃度エミッタ領域を形成する
ため、真性ベース領域の形成に使用したイオン注入用マ
スク１１を使用して、Ｎ型エピタキシャル層４中にＮ型
不純物を注入する（図２）。このときの注入条件は、Ｎ
型不純物としてリンを、打ち込みエネルギー６０Ｋｅ
Ｖ、注入量１．５Ｅ１２／ｃｍ2とする。イオン注入用
マスク１１を除去した後、真性ベース領域１０及び低濃
度エミッタ領域１７を形成するため、９００℃、２０分
間の熱拡散を行う。その結果、真性ベース領域１０とな
るＰ型不純物領域が、深さ２０００オングストローム、
不純物濃度のピーク値５Ｅ１７／ｃｍ3となる。この真
性ベース領域が形成される深さは、従来の１／２〜１／
３程度の深さである（通常、打ち込みエネルギー１００
〜５００ＫｅＶで注入すると、３０００〜１１０００オ
ングストロームの深さに不純物濃度のピークを持つ不純
物領域が形成される。）。また、低濃度エミッタ領域１
７となるＮ型不純物領域は、深さ２５０オングストロー
ム、不純物濃度のピーク値１．５Ｅ１７／ｃｍ3とな
る。この低濃度エミッタ領域と真性ベース領域との接合
面では、注入された不純物がキャンセルし合い、不純物
濃度が非常に低い接合面を形成する。
【００１３】以下の工程は、従来例で説明した工程とほ
ぼ同様である。即ち、エミッタ電極を形成するため、エ
ミッタ電極形成予定領域の絶縁膜７をエッチング除去
し、電極金属１２を全面に被着させる。電極金属は、例
えばポリシリコンを３５００オングストローム被着させ
る。電極金属１２から、エミッタ領域を形成する際の不
純物となるＮ型不純物を電極金属１２全面にイオン注入
する。注入条件は例えば、砒素を打ち込みエネルギー６
０ＫｅＶ、注入量１Ｅ１６／ｃｍ2で注入する。ここで
先に形成した電極金属が、ポリシリコンの代わりに、ド
ープドポリシリコンである場合には、電極金属へのイオ
ン注入工程を省略することができる。次に、電極金属１
２上に電極金属をパターニングするため、エミッタ電極
形成予定領域に、エッチング用マスク１３（ホトレジス
ト）を形成する（図３）。
ぼ同様である。即ち、エミッタ電極を形成するため、エ
ミッタ電極形成予定領域の絶縁膜７をエッチング除去
し、電極金属１２を全面に被着させる。電極金属は、例
えばポリシリコンを３５００オングストローム被着させ
る。電極金属１２から、エミッタ領域を形成する際の不
純物となるＮ型不純物を電極金属１２全面にイオン注入
する。注入条件は例えば、砒素を打ち込みエネルギー６
０ＫｅＶ、注入量１Ｅ１６／ｃｍ2で注入する。ここで
先に形成した電極金属が、ポリシリコンの代わりに、ド
ープドポリシリコンである場合には、電極金属へのイオ
ン注入工程を省略することができる。次に、電極金属１
２上に電極金属をパターニングするため、エミッタ電極
形成予定領域に、エッチング用マスク１３（ホトレジス
ト）を形成する（図３）。
【００１４】電極金属１２をエッチングし、エミッタ電
極１４を形成する。その後、熱拡散を行い、エミッタ電
極１４からＮ型不純物をＮ型エピタキシャル層４中に拡
散させ、エミッタ領域１６を形成する（図４）。このと
き、エミッタ領域１６と先に形成した低濃度エミッタ領
域１７との間には、不純物が注入あるいは拡散されてい
ないＮ型エピタキシャル層が残らないように、エミッタ
領域及び低濃度エミッタ領域の深さ、拡散幅等が決めら
れる。
極１４を形成する。その後、熱拡散を行い、エミッタ電
極１４からＮ型不純物をＮ型エピタキシャル層４中に拡
散させ、エミッタ領域１６を形成する（図４）。このと
き、エミッタ領域１６と先に形成した低濃度エミッタ領
域１７との間には、不純物が注入あるいは拡散されてい
ないＮ型エピタキシャル層が残らないように、エミッタ
領域及び低濃度エミッタ領域の深さ、拡散幅等が決めら
れる。
【００１５】以上のように形成したバイポーラトランジ
スタのエミッタ領域、真性ベース領域部分断面の不純物
濃度分布を図５に示す。従来の不純物濃度分布と比較す
ると、真性ベース領域が形成される深さが、１／２〜１
／３ほど浅くなり、それに伴い真性ベース領域の拡散
幅、即ちベース幅が狭くなる。このように形成したバイ
ポーラトランジスタは、遮断周波数ｆT＝４ＧＨｚ以
上、エミッタ−ベース間耐圧ＶEB＝８．０Ｖ以上とな
り、高速化と、高耐圧化を同時に達成することができ
た。
スタのエミッタ領域、真性ベース領域部分断面の不純物
濃度分布を図５に示す。従来の不純物濃度分布と比較す
ると、真性ベース領域が形成される深さが、１／２〜１
／３ほど浅くなり、それに伴い真性ベース領域の拡散
幅、即ちベース幅が狭くなる。このように形成したバイ
ポーラトランジスタは、遮断周波数ｆT＝４ＧＨｚ以
上、エミッタ−ベース間耐圧ＶEB＝８．０Ｖ以上とな
り、高速化と、高耐圧化を同時に達成することができ
た。
【００１６】以上ＮＰＮバイポーラトランジスタを例に
取り説明したが、ＰＮＰバイポーラトランジスタの場合
も、それぞれの導電型を逆に形成することで、同様に形
成することができる。さらに本発明のバイポーラトラン
ジスタは、上記構造に加えて、真性ベース領域とコレク
タ領域の接合面の真性ベース領域側に、イオン注入によ
りコレクタ領域と同じ導電型を有する低濃度の不純物領
域を形成することで、真性ベース領域幅、即ちベース幅
を大幅に短縮することも可能である。
取り説明したが、ＰＮＰバイポーラトランジスタの場合
も、それぞれの導電型を逆に形成することで、同様に形
成することができる。さらに本発明のバイポーラトラン
ジスタは、上記構造に加えて、真性ベース領域とコレク
タ領域の接合面の真性ベース領域側に、イオン注入によ
りコレクタ領域と同じ導電型を有する低濃度の不純物領
域を形成することで、真性ベース領域幅、即ちベース幅
を大幅に短縮することも可能である。
【００１７】
【発明の効果】以上説明したように本発明の製造方法に
よれば、真性ベース領域をイオン注入で、浅く形成し、
さらに低濃度エミッタ領域を真性ベース領域とエミッタ
領域間に、Ｎ型エピタキシャル層を残さないように、イ
オン注入で薄く形成しているため、従来達成することが
できなかった、高速化と高耐圧化を同時に達成すること
ができた。また、低濃度エミッタ領域、真性ベース領域
ともイオン注入によって形成しているため、電流増幅率
ｈFEのばらつきが小さく抑えられた。さらに、ベース、
低濃度エミッタ領域の接合面で相互にキャンセルする不
純物量が少ないため、ノイズを小さく抑えることができ
た。高濃度エミッタ領域と高濃度の外部ベース領域を接
触させない構造からも、エミッタ−ベース間耐圧の低
下、ノイズの増加を防止することができた。エピタキシ
ャル層の厚さを薄くすることによって、素子の高密度化
も可能となった。
よれば、真性ベース領域をイオン注入で、浅く形成し、
さらに低濃度エミッタ領域を真性ベース領域とエミッタ
領域間に、Ｎ型エピタキシャル層を残さないように、イ
オン注入で薄く形成しているため、従来達成することが
できなかった、高速化と高耐圧化を同時に達成すること
ができた。また、低濃度エミッタ領域、真性ベース領域
ともイオン注入によって形成しているため、電流増幅率
ｈFEのばらつきが小さく抑えられた。さらに、ベース、
低濃度エミッタ領域の接合面で相互にキャンセルする不
純物量が少ないため、ノイズを小さく抑えることができ
た。高濃度エミッタ領域と高濃度の外部ベース領域を接
触させない構造からも、エミッタ−ベース間耐圧の低
下、ノイズの増加を防止することができた。エピタキシ
ャル層の厚さを薄くすることによって、素子の高密度化
も可能となった。
【図１】本発明の一実施例の製造方法を示す説明図であ
る。
る。
【図２】本発明の一実施例の製造方法を示す説明図であ
る。
る。
【図３】本発明の一実施例の製造方法を示す説明図であ
る。
る。
【図４】本発明の一実施例の製造方法を示す説明図であ
る。
る。
【図５】本発明の一実施例の製造方法による不純物濃度
分布を示す説明図である。
分布を示す説明図である。
【図６】従来の製造方法を示す説明図である。
【図７】従来の製造方法を示す説明図である。
【図８】従来の製造方法を示す説明図である。
【図９】従来の製造方法を示す説明図である。
【図１０】従来の製造方法による不純物濃度分布を示す
説明図である。
説明図である。
１ Ｐ型シリコン基板 ２ Ｎ型埋込層 ３ チャネルストッパー ４ Ｎ型エピタキシャル層 ５ リセス型ＬＯＣＯＳ酸化膜 ６ コレクタウォール ７ 絶縁膜 ８ 外部ベース領域 ９ イオン注入用マスク １０ 真性ベース領域 １１ イオン注入用マスク １２ 電極金属 １３ エッチング用マスク １４ エミッタ電極 １５ コレクタ電極 １６ エミッタ領域 １７ 低濃度エミッタ領域
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/761 Ｈ０１Ｌ 21/76 Ｊ
Claims (1)
- 【請求項１】 一導電型の半導体基板上に、逆導電型の
埋込層を形成し、該埋込層上に逆導電型のエピタキシャ
ル層を成長させ、素子分離を行い、逆導電型のコレクタ
領域を形成した半導体上に、一導電型のベース領域と逆
導電型のエミッタ領域を形成する際、該ベース領域とエ
ミッタ領域間に、該ベース領域及びエミッタ領域より不
純物濃度の低い逆導電型の半導体領域を形成するバイポ
ーラトランジスタの製造方法において、 前記エピタキシャル層中に前記ベース領域を形成する工
程と、前記半導体表面からイオン注入し、前記半導体領
域を形成する工程と、前記半導体表面に前記エミッタ領
域を形成する工程とを含むことと、 前記半導体領域は、前記ベース領域及びエミッタ領域と
の接合面に、不純物が注入あるいは拡散されない前記エ
ピタキシャル層が残らない領域として形成されることを
特徴とするバイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6262046A JPH08107118A (ja) | 1994-09-30 | 1994-09-30 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6262046A JPH08107118A (ja) | 1994-09-30 | 1994-09-30 | バイポーラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08107118A true JPH08107118A (ja) | 1996-04-23 |
Family
ID=17370283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6262046A Pending JPH08107118A (ja) | 1994-09-30 | 1994-09-30 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08107118A (ja) |
-
1994
- 1994-09-30 JP JP6262046A patent/JPH08107118A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0139805B1 (ko) | 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
| JPH0147014B2 (ja) | ||
| US5086005A (en) | Bipolar transistor and method for manufacturing the same | |
| JPH11330084A (ja) | バイポ―ラトランジスタ―の製造方法及びその構造 | |
| EP0386798A2 (en) | A method for forming a channel stopper in a semiconductor structure | |
| JPH0557741B2 (ja) | ||
| US4669179A (en) | Integrated circuit fabrication process for forming a bipolar transistor having extrinsic base regions | |
| US5482874A (en) | Inversion implant isolation process | |
| KR930010094B1 (ko) | 반도체장치와 그 제조방법 | |
| JP2718257B2 (ja) | 集積回路における埋込み層容量の減少 | |
| KR920020749A (ko) | 카운터 도우프된 콜렉터에 대한 bicmos 제조방법 | |
| JP2586395B2 (ja) | 半導体装置の製造方法 | |
| JPH08107118A (ja) | バイポーラトランジスタの製造方法 | |
| US5925923A (en) | Merged single polysilicon bipolar NPN transistor | |
| JP2595799B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07273127A (ja) | 半導体装置 | |
| KR100200058B1 (ko) | 반전 주입물을 분리시키는 방법 | |
| JPH08236537A (ja) | エピ層を用いない高性能高電圧バイポーラ・トランジスタ | |
| JPH0897231A (ja) | 半導体装置の製造方法 | |
| JP2770762B2 (ja) | 半導体装置の製造方法 | |
| JPH08107114A (ja) | 半導体装置およびその製造方法 | |
| JPH04213834A (ja) | バイポーラ集積回路の製造方法 | |
| JPH0567623A (ja) | 半導体装置の製造方法 | |
| JPH05326857A (ja) | 半導体装置の製造方法 | |
| JPH0442936A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050517 |