JPH04218923A - 高速トランジスタの製造方法 - Google Patents
高速トランジスタの製造方法Info
- Publication number
- JPH04218923A JPH04218923A JP40113190A JP40113190A JPH04218923A JP H04218923 A JPH04218923 A JP H04218923A JP 40113190 A JP40113190 A JP 40113190A JP 40113190 A JP40113190 A JP 40113190A JP H04218923 A JPH04218923 A JP H04218923A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- region
- oxide film
- conductive film
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000012535 impurity Substances 0.000 claims abstract description 28
- 238000005468 ion implantation Methods 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 23
- 238000000137 annealing Methods 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 150000002500 ions Chemical class 0.000 abstract description 5
- 238000010030 laminating Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 11
- 229910052796 boron Inorganic materials 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- -1 boron ions Chemical class 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】＜産業上の利用分野＞本発明は高速トラン
ジスタの製造方法に関し，更に詳しくは，リンクベ―ス
領域の形成方法に関する。
ジスタの製造方法に関し，更に詳しくは，リンクベ―ス
領域の形成方法に関する。
【０００２】＜従来の技術＞従来の代表的な高速トラン
ジスタの製造方法として，ＳＳＴ（Ｓｕｐｅｒ ｓｅｌ
ｆ−ａｌｉｇｎｅｄ ｐｒｏｃｅｓｓ ｔｅｃｈｎｏｌ
ｏｇｙ）がある。ところが，ＳＳＴは製造工程が非常に
長くて複雑であり，ベ―ス層をイオン注入法で形成して
いることからベ―ス深さを浅くできないこと，ダメ―ジ
が避けられないこと等の欠点がある。
ジスタの製造方法として，ＳＳＴ（Ｓｕｐｅｒ ｓｅｌ
ｆ−ａｌｉｇｎｅｄ ｐｒｏｃｅｓｓ ｔｅｃｈｎｏｌ
ｏｇｙ）がある。ところが，ＳＳＴは製造工程が非常に
長くて複雑であり，ベ―ス層をイオン注入法で形成して
いることからベ―ス深さを浅くできないこと，ダメ―ジ
が避けられないこと等の欠点がある。
【０００３】この様なＳＳＴによる欠点を解決するもの
として，ベ―ス層とエミッタ層を同一の多結晶シリコン
から熱拡散で形成することも提案されている。しかし，
この方法を接合の非常に浅い高速トランジスタに適用す
ると，サイドベ―ス領域，真性ベ―ス領域，エミッタ領
域の重なり具合によってエミッタ・ベ―ス逆耐圧電圧が
低下したり，ベ―ス抵抗が大きくなったりする欠点が現
れる。
として，ベ―ス層とエミッタ層を同一の多結晶シリコン
から熱拡散で形成することも提案されている。しかし，
この方法を接合の非常に浅い高速トランジスタに適用す
ると，サイドベ―ス領域，真性ベ―ス領域，エミッタ領
域の重なり具合によってエミッタ・ベ―ス逆耐圧電圧が
低下したり，ベ―ス抵抗が大きくなったりする欠点が現
れる。
【０００４】そこで，これらの欠点を解決するために，
サイドベ―ス領域と真性ベ―ス領域の間にベ―ス領域よ
りもわずかに濃度の高いリンクベ―ス領域と呼ばれる領
域を形成することも行なわれている。この様なリンクベ
―ス領域の形成にあたってはサイドウォ―ルに使用する
酸化膜としてＢＳＧを用いてランプアニ―ルによりボロ
ンを拡散したり，ベ―ス補償としてＢＦ２ ＋ の重い
イオン種を用いてイオン注入を行った後ランプアニ―ル
により拡散することが行なわれている。
サイドベ―ス領域と真性ベ―ス領域の間にベ―ス領域よ
りもわずかに濃度の高いリンクベ―ス領域と呼ばれる領
域を形成することも行なわれている。この様なリンクベ
―ス領域の形成にあたってはサイドウォ―ルに使用する
酸化膜としてＢＳＧを用いてランプアニ―ルによりボロ
ンを拡散したり，ベ―ス補償としてＢＦ２ ＋ の重い
イオン種を用いてイオン注入を行った後ランプアニ―ル
により拡散することが行なわれている。
【０００５】＜発明が解決しようとする課題＞しかし，
前者の方法によれば高濃度のＢＳＧは絶縁層としての信
頼性が低く，Ｐ領域の濃度制御が難しいという問題もあ
る。また，後者の方法によれば，特殊なイオン種を用い
ること，接合を浅くする為にはイオン注入条件に相当厳
しい精度が要求される等の問題がある。
前者の方法によれば高濃度のＢＳＧは絶縁層としての信
頼性が低く，Ｐ領域の濃度制御が難しいという問題もあ
る。また，後者の方法によれば，特殊なイオン種を用い
ること，接合を浅くする為にはイオン注入条件に相当厳
しい精度が要求される等の問題がある。
【０００６】本発明はこの様な点に着目して成されたも
のであり，その目的は，比較的簡単なイオン注入とエッ
チングによって安定性，再現性の優れたリンクベ―ス領
域が形成できる高性能の高速トランジスタの製造方法を
提供することにある。
のであり，その目的は，比較的簡単なイオン注入とエッ
チングによって安定性，再現性の優れたリンクベ―ス領
域が形成できる高性能の高速トランジスタの製造方法を
提供することにある。
【０００７】＜課題を解決するための手段＞上記課題を
解決する本発明は，Ｎ型シリコン基板上に第１の導伝膜
と第１の酸化膜を積層形成し，これら第１の酸化膜と第
１の導伝膜を異方性エッチングにより選択的に除去する
第１の工程と，異方性エッチングされた表面に第２の酸
化膜を形成し，イオン注入により基板内にＰ領域を形成
する第２の工程と，表面に第３の酸化膜を形成する第３
の工程と，側壁部分を残すように異方性エッチングによ
り第３の酸化膜を選択的に除去して基板を露出させ，更
に露出した基板の表面の一部をエッチングする第４の工
程と，エッチング領域に第２の導伝膜を形成し，イオン
注入により第２の導伝膜にＰ型不純物を打込んで基板内
にＰ領域をアニ―ル拡散させ，イオン注入により第２の
導伝膜にＮ型不純物を打込んで基板内にＮ領域をアニ―
ル拡散させる第５の工程を含むことを特徴とするもので
ある。
解決する本発明は，Ｎ型シリコン基板上に第１の導伝膜
と第１の酸化膜を積層形成し，これら第１の酸化膜と第
１の導伝膜を異方性エッチングにより選択的に除去する
第１の工程と，異方性エッチングされた表面に第２の酸
化膜を形成し，イオン注入により基板内にＰ領域を形成
する第２の工程と，表面に第３の酸化膜を形成する第３
の工程と，側壁部分を残すように異方性エッチングによ
り第３の酸化膜を選択的に除去して基板を露出させ，更
に露出した基板の表面の一部をエッチングする第４の工
程と，エッチング領域に第２の導伝膜を形成し，イオン
注入により第２の導伝膜にＰ型不純物を打込んで基板内
にＰ領域をアニ―ル拡散させ，イオン注入により第２の
導伝膜にＮ型不純物を打込んで基板内にＮ領域をアニ―
ル拡散させる第５の工程を含むことを特徴とするもので
ある。
【０００８】＜作用＞本発明の方法によれば，イオン注
入後に基板の表面の一部はエッチングされることから表
面の不純物濃度の高い部分は除去されることになり，不
純物濃度のプロファイルの深さは浅くなって表面濃度も
下がる。このことにより，非常に浅い真性ベ―ス領域が
作製できてベ―ス抵抗を下げることができ，高性能の高
速トランジスタを実現することができる。
入後に基板の表面の一部はエッチングされることから表
面の不純物濃度の高い部分は除去されることになり，不
純物濃度のプロファイルの深さは浅くなって表面濃度も
下がる。このことにより，非常に浅い真性ベ―ス領域が
作製できてベ―ス抵抗を下げることができ，高性能の高
速トランジスタを実現することができる。
【０００９】＜実施例＞以下，図面を参照して本発明の
実施例を詳細に説明する。図１は本発明の一実施例を示
す製造工程図である。
実施例を詳細に説明する。図１は本発明の一実施例を示
す製造工程図である。
【００１０】工程１
まず，Ｎ型シリコン基板１上に第１の導伝膜２として多
結晶シリコン膜を成長させてイオン注入技術によりＰ型
の不純物をド―プさせる。その上に，第１の酸化膜３と
してＣＶＤ酸化膜（高温酸化）を積層形成する。そして
，これら第１の酸化膜３と第１の導伝膜２をフォトリソ
グラフィで異方性エッチングにより選択的に除去する。
結晶シリコン膜を成長させてイオン注入技術によりＰ型
の不純物をド―プさせる。その上に，第１の酸化膜３と
してＣＶＤ酸化膜（高温酸化）を積層形成する。そして
，これら第１の酸化膜３と第１の導伝膜２をフォトリソ
グラフィで異方性エッチングにより選択的に除去する。
【００１１】工程２
異方性エッチングされた表面を酸化して第２の酸化膜４
を形成する。その後，イオン注入技術により基板１内に
浅いＰ領域５を形成する。
を形成する。その後，イオン注入技術により基板１内に
浅いＰ領域５を形成する。
【００１２】工程３
表面に第３の酸化膜６としてＣＶＤ酸化膜を積層形成す
る。 工程４ 側壁７の部分を残すように異方性エッチングにより第３
の酸化膜６を選択的に除去して基板１を露出させ，更に
，露出した基板１の表面の一部を１０００オングストロ
―ム程度エッチング除去する。
る。 工程４ 側壁７の部分を残すように異方性エッチングにより第３
の酸化膜６を選択的に除去して基板１を露出させ，更に
，露出した基板１の表面の一部を１０００オングストロ
―ム程度エッチング除去する。
【００１３】工程５
エッチングされた領域に第２の導伝膜８として多結晶シ
リコン膜を成長させる。そして，この第２の導伝膜８に
イオン注入によりＰ型不純物を打込んで基板１内にＰ領
域９をアニ―ル拡散させ，続いて第２の導伝膜８にイオ
ン注入によりＮ型不純物を打込んで基板１内にＮ領域１
０をアニ―ル拡散させる。その後，Ｎ型の引出し電極と
して第２の導伝膜８をフォトリソグラフィで異方性エッ
チングで選択的に除去する。そして，第１の酸化膜３を
フォトリソグラィで選択的にエッチング除去し，Ｐ型の
引出し電極の為の穴明けをする。
リコン膜を成長させる。そして，この第２の導伝膜８に
イオン注入によりＰ型不純物を打込んで基板１内にＰ領
域９をアニ―ル拡散させ，続いて第２の導伝膜８にイオ
ン注入によりＮ型不純物を打込んで基板１内にＮ領域１
０をアニ―ル拡散させる。その後，Ｎ型の引出し電極と
して第２の導伝膜８をフォトリソグラフィで異方性エッ
チングで選択的に除去する。そして，第１の酸化膜３を
フォトリソグラィで選択的にエッチング除去し，Ｐ型の
引出し電極の為の穴明けをする。
【００１４】この様にイオン注入後にシリコン基板１を
エッチングすることにより基板表面の不純物高濃度部分
はなくなり，不純物濃度のフロファイルの深さは浅くな
って表面濃度も下がる。つまり，真性ベ―スを作る領域
は不純物濃度が低く非常に浅くなっているのでその次の
真性ベ―スを拡散形成する工程においてもその工程のベ
―ス形成条件だけで真性ベ―スが決定する。
エッチングすることにより基板表面の不純物高濃度部分
はなくなり，不純物濃度のフロファイルの深さは浅くな
って表面濃度も下がる。つまり，真性ベ―スを作る領域
は不純物濃度が低く非常に浅くなっているのでその次の
真性ベ―スを拡散形成する工程においてもその工程のベ
―ス形成条件だけで真性ベ―スが決定する。
【００１５】また，エッチングしないＰ領域（ベ―ス補
償）は不純物濃度の低下もなく，真性ベ―ス領域とサイ
ドベ―ス領域とを確実に結付けてベ―ス抵抗値を下げる
。これにより，非常に浅い真性ベ―ス領域が作製できて
ベ―ス抵抗値も小さくでき，高速のトランジスタが実現
できる。
償）は不純物濃度の低下もなく，真性ベ―ス領域とサイ
ドベ―ス領域とを確実に結付けてベ―ス抵抗値を下げる
。これにより，非常に浅い真性ベ―ス領域が作製できて
ベ―ス抵抗値も小さくでき，高速のトランジスタが実現
できる。
【００１６】なお，上記の実施例においては，工程４に
おいて側壁７の部分を残して異方性エッチングにより第
３の酸化膜６を選択的に除去して基板１を露出させ，更
に露出した基板１の表面を１０００オングストロ―ム程
度エッチングにより除去している。そして，工程５にお
いて基板１の表面を除去した部分に第２の導伝膜（多結
晶シリコン膜）８を介してＰ領域９を拡散させ，続いて
第２の導伝膜８にイオン注入によりＮ型不純物を打込ん
で基板内にＮ領域をアニ―ル拡散させている。従って，
真性ベ―スに接するエミッタの面積が横の壁の分だけ横
方向に増加してしまう。その結果，エミッタ・ベ―ス間
の容量が増加して高速化を妨げることがある。
おいて側壁７の部分を残して異方性エッチングにより第
３の酸化膜６を選択的に除去して基板１を露出させ，更
に露出した基板１の表面を１０００オングストロ―ム程
度エッチングにより除去している。そして，工程５にお
いて基板１の表面を除去した部分に第２の導伝膜（多結
晶シリコン膜）８を介してＰ領域９を拡散させ，続いて
第２の導伝膜８にイオン注入によりＮ型不純物を打込ん
で基板内にＮ領域をアニ―ル拡散させている。従って，
真性ベ―スに接するエミッタの面積が横の壁の分だけ横
方向に増加してしまう。その結果，エミッタ・ベ―ス間
の容量が増加して高速化を妨げることがある。
【００１７】上記の容量増加を防止する方法として図２
（４）´， （５）´の工程に示すように工程４が終
了した後に，更に点線で示す様に第４の酸化膜（ＣＶＤ
の酸化膜）１１を形成し，この第４の酸化膜１１を異方
性エッチングして第２の側壁１２を形成する。この側壁
１２により工程４でエッチングにより１０００オングス
トロ―ム程度の深さに除去した穴の側面に側壁が形成さ
れることになる。この後工程（５）´に示す様に第２の
導伝膜８を形成し，この第２の導伝膜８にイオン注入に
よりＰ型不純物を打込んでアニ―ルにより基板内にＰ領
域を拡散させ，続いてイオン注入によりＮ型不純物を打
込んで基板１内にＮ領域をアニ―ル拡散させる。この結
果，側壁１２により横方向への拡散が食止められるので
エミッタ・ベ―ス間の容量の増加を防止して高速化をは
かることができる。
（４）´， （５）´の工程に示すように工程４が終
了した後に，更に点線で示す様に第４の酸化膜（ＣＶＤ
の酸化膜）１１を形成し，この第４の酸化膜１１を異方
性エッチングして第２の側壁１２を形成する。この側壁
１２により工程４でエッチングにより１０００オングス
トロ―ム程度の深さに除去した穴の側面に側壁が形成さ
れることになる。この後工程（５）´に示す様に第２の
導伝膜８を形成し，この第２の導伝膜８にイオン注入に
よりＰ型不純物を打込んでアニ―ルにより基板内にＰ領
域を拡散させ，続いてイオン注入によりＮ型不純物を打
込んで基板１内にＮ領域をアニ―ル拡散させる。この結
果，側壁１２により横方向への拡散が食止められるので
エミッタ・ベ―ス間の容量の増加を防止して高速化をは
かることができる。
【００１８】図３は不純物濃度が１×１０１６／ｃｍ３
のＮ型シリコン基板にボロンイオンを注入した後にお
ける基板のエッチングの有無によるプロファイルのシミ
ュレ―ション結果の説明図であり，縦軸はボロンイオン
の不純物濃度（１×１０１４〜１×１０２１／ｃｍ３
），横軸は基板表面からの深さ（μｍ）を示している。 図においてＡの曲線は基板にボロンイオンを注入した直
後の不純物濃度，Ｂの曲線はボロンイオン注入後基板を
エッチングしないでアニ―ルしたときのボロンの不純物
濃度，Ｃの曲線はボロンイオン注入後基板をエッチング
しないでアニ―ルした時のすべての不純物の濃度，Ｄの
曲線はボロンイオン注入後基板を１０００オングストロ
―ム程度エッチングした後にアニ―ルした時のボロンイ
オンの不純物濃度，Ｅの曲線はボロンイオン注入後基板
を１０００オングストロ―ム程度エッチングした後にア
ニ―ルした時のすべての不純物の濃度を示している。図
によれば，エッチングなしの場合の基板表面付近の不純
物濃度は５×１０１７／ｃｍ３ で深さは０．１６８μ
ｍになり，エッチングありの場合の表面付近の濃度は３
×１０１６／ｃｍ３ で深さは０．１２６μｍに改善さ
れる。なお，上述の実施例ではＮ型基板を用いる例を説
明したが，Ｐ型基板を用いてＰＮの不純物を逆にしても
良い。
のＮ型シリコン基板にボロンイオンを注入した後にお
ける基板のエッチングの有無によるプロファイルのシミ
ュレ―ション結果の説明図であり，縦軸はボロンイオン
の不純物濃度（１×１０１４〜１×１０２１／ｃｍ３
），横軸は基板表面からの深さ（μｍ）を示している。 図においてＡの曲線は基板にボロンイオンを注入した直
後の不純物濃度，Ｂの曲線はボロンイオン注入後基板を
エッチングしないでアニ―ルしたときのボロンの不純物
濃度，Ｃの曲線はボロンイオン注入後基板をエッチング
しないでアニ―ルした時のすべての不純物の濃度，Ｄの
曲線はボロンイオン注入後基板を１０００オングストロ
―ム程度エッチングした後にアニ―ルした時のボロンイ
オンの不純物濃度，Ｅの曲線はボロンイオン注入後基板
を１０００オングストロ―ム程度エッチングした後にア
ニ―ルした時のすべての不純物の濃度を示している。図
によれば，エッチングなしの場合の基板表面付近の不純
物濃度は５×１０１７／ｃｍ３ で深さは０．１６８μ
ｍになり，エッチングありの場合の表面付近の濃度は３
×１０１６／ｃｍ３ で深さは０．１２６μｍに改善さ
れる。なお，上述の実施例ではＮ型基板を用いる例を説
明したが，Ｐ型基板を用いてＰＮの不純物を逆にしても
良い。
【００１９】＜発明の効果＞以上実施例とともに詳細に
説明した様に本発明によれば，比較的簡単なイオン注入
とエッチングによって安定性，再現性の優れたリンクベ
―ス領域が形成できる。高性能の高速トランジスタの製
造方法を提供することができる。
説明した様に本発明によれば，比較的簡単なイオン注入
とエッチングによって安定性，再現性の優れたリンクベ
―ス領域が形成できる。高性能の高速トランジスタの製
造方法を提供することができる。
【００２０】
【図１】本発明の一実施例を示す製造工程図である。
【図２】本発明の他の一実施例を示す製造工程図である
。
。
【図３】イオン注入後におけるシリコン基板のエッチン
グの有無によるプロファイルのシミュレ―ション結果の
説明図である。
グの有無によるプロファイルのシミュレ―ション結果の
説明図である。
１ Ｎ型シリコン基板
２ 第１の導伝膜
３ 第１の酸化膜
４ 第２の酸化膜
５ Ｐ領域
６ 第３の酸化膜
７ 側壁
８ 第２の導伝膜（Ｎ型多結晶シリコン）９
Ｐ領域 １０ Ｎ領域 １１ 第４の酸化膜 １２ 第２の側壁
Ｐ領域 １０ Ｎ領域 １１ 第４の酸化膜 １２ 第２の側壁
Claims (1)
- 【請求項１】 Ｎ型シリコン基板上に第１の導伝膜と
第１の酸化膜を積層形成し，これら第１の酸化膜と第１
の導伝膜を異方性エッチングにより選択的に除去する第
１の工程と，異方性エッチングされた表面に第２の酸化
膜を形成し，イオン注入により基板内にＰ領域を形成す
る第２の工程と，表面に第３の酸化膜を形成する第３の
工程と，側壁部分を残すように異方性エッチングにより
第３の酸化膜を選択的に除去して基板を露出させ，更に
露出した基板の表面の一部をエッチングする第４の工程
と，エッチング領域に第２の導伝膜を形成し，イオン注
入により第２の導伝膜にＰ型不純物を打込んで基板内に
Ｐ領域をアニ―ル拡散させ，イオン注入により第２の導
伝膜にＮ型不純物を打込んで基板内にＮ領域をアニ―ル
拡散させる第５の工程，を含むことを特徴とする高速ト
ランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40113190A JPH04218923A (ja) | 1990-06-20 | 1990-12-10 | 高速トランジスタの製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16238390 | 1990-06-20 | ||
| JP2-162383 | 1990-06-20 | ||
| JP40113190A JPH04218923A (ja) | 1990-06-20 | 1990-12-10 | 高速トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04218923A true JPH04218923A (ja) | 1992-08-10 |
Family
ID=26488195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40113190A Pending JPH04218923A (ja) | 1990-06-20 | 1990-12-10 | 高速トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04218923A (ja) |
-
1990
- 1990-12-10 JP JP40113190A patent/JPH04218923A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0139805B1 (ko) | 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
| US6642553B1 (en) | Bipolar transistor and method for producing same | |
| JP2672199B2 (ja) | 半導体装置の製造方法 | |
| JPH0831478B2 (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| US5747374A (en) | Methods of fabricating bipolar transistors having separately formed intrinsic base and link-up regions | |
| JPS62113471A (ja) | バイポ−ラトランジスタに浅く、大量にド−プされた外因性ベ−ス領域を形成する方法 | |
| JPH04218923A (ja) | 高速トランジスタの製造方法 | |
| KR0172509B1 (ko) | 수평 구조의 바이폴라 트랜지스터 제조 방법 | |
| JP2527628B2 (ja) | 半導体装置の製造方法 | |
| JP2613029B2 (ja) | 超自己整合垂直構造バイポーラトランジスターの製造方法 | |
| KR940010517B1 (ko) | 단일 다결정 시리콘을 이용한 고속 바이폴라 소자 제조방법 | |
| JPS6410951B2 (ja) | ||
| JPH0344077A (ja) | 半導体装置の製造方法 | |
| KR930010118B1 (ko) | 반도체 장치의 제조방법 | |
| JPS61269374A (ja) | 半導体装置の製造方法 | |
| JP2847773B2 (ja) | 半導体装置の製造方法 | |
| JP3609906B2 (ja) | バイポーラトランジスタの製造方法 | |
| KR0175329B1 (ko) | 반도체 장치의 제조방법 | |
| JPH07245313A (ja) | バイポーラトランジスタの製造方法 | |
| KR970004430B1 (ko) | 선택적 결정성장법을 이용한 쌍극자 트랜지스터의 제조방법 | |
| JP2836393B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02152240A (ja) | 半導体装置の製造方法 | |
| JPS63102363A (ja) | 半導体装置の製造方法 | |
| JPH0613393A (ja) | 半導体装置の製造方法 | |
| JPS63211671A (ja) | 横型ｐｎｐトランジスタ |