KR970053001A - 수평 구조 실리콘 트랜지스터의 매입층 형성 방법 - Google Patents

수평 구조 실리콘 트랜지스터의 매입층 형성 방법 Download PDF

Info

Publication number
KR970053001A
KR970053001A KR1019950052295A KR19950052295A KR970053001A KR 970053001 A KR970053001 A KR 970053001A KR 1019950052295 A KR1019950052295 A KR 1019950052295A KR 19950052295 A KR19950052295 A KR 19950052295A KR 970053001 A KR970053001 A KR 970053001A
Authority
KR
South Korea
Prior art keywords
oxide film
epitaxial layer
cvd oxide
forming
mask
Prior art date
Application number
KR1019950052295A
Other languages
English (en)
Other versions
KR0157367B1 (ko
Inventor
김현수
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950052295A priority Critical patent/KR0157367B1/ko
Publication of KR970053001A publication Critical patent/KR970053001A/ko
Application granted granted Critical
Publication of KR0157367B1 publication Critical patent/KR0157367B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 수평 구조 실리콘 트랜지스터의 매입층을 간단한 공정으로 빨리 형성할 수 있는 방법에 관한 것으로서, 제1전도형의 반도체 기판 상에 제1전도형의 에피택셜층을 형성하는 단계; 상기 에피택셜층의 상부에 산화막, 실리콘질화막, CVD 산화막을 순차적으로 형성하는 단계; 상기 CVD 산화막 상에 포토래지스트 패턴을 형성하는 단계; 상기 포토래지스트 패턴을 마스크로 사용하여 CVD 산화막, 실리콘질화막, 산화막을 선택적으로 식각하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 상기 CVD 산화막을 마스크로 사용하여 상기 에피텍셜층을 기판이 노출되지 않도록 선택적으로 식각하는 단계; 상기 식각된 애피택셜층의 상부에 얇은 산화막을 형성하는 단계; 상기 CVD 산화막을 마스크로 사용하여 에피택셜층 내에 제2전도형의 불순물 이온을 주입하는 단계; 및, 상기 CVD 산화막을 제거하고 에피택셜층 내부의 불순물 이온을 활성화시켜 제1 및 제2 전도형의 매입층을 형성하는 단계를 포함하여 이루어지는 수평 구조 실리콘 트랜지스터의 매입층 형성 방법을 제공코자 한 것이다.

Description

수평 구조 실리콘 트랜지스터의 매입층 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 수평 구조 실리콘 트랜지스터의 매입층 형성 공정도.

Claims (3)

  1. 수평 구조 실리콘 트랜지스터의 제조방법에 있어서, 제1전도형의 반도체 기판 상에 제1전도형의 에피택셜층을 형성하는 단계; 상기 에피택셜층의 상부에 산화막, 실리콘질화막, CVD 산화막을 순차적으로 형성하는 단계; 상기 CVD 산화막 상에 포토래지스트 패턴을 형성하는 단계; 상기 포토래지스트 패턴을 마스크로 사용하여 CVD 산화막, 실리콘질화막, 산화막을 선택적으로 식각하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 상기 CVD 산화막을 마스크로 사용하여 상기 에피텍셜층을 기판이 노출되지 않도록 선택적으로 식각하는 단계; 상기 식각된 애피택셜층의 상부에 얇은 산화막을 형성하는 단계; 상기 CVD 산화막을 마스크로 사용하여 에피택셜층 내에 제2전도형의 불순물 이온을 주입하는 단계; 상기 CVD 산화막을 제거하고 에피택셜층 내부의 불순물 이온을 활성화시켜 제1 및 제2 전도형의 매입층을 형성하는 단계를 포함하여 이루어지는 수평 구조 실리콘 트랜지스터의 매입층 형성 방법.
  2. 제1항에 있어서, 상기 에피택셜층은 5E16∼1E18/㎤의 농도로 형성시키는 것을 특징으로 하는 수평 구조 실리콘 트랜지스터의 매입층 형성 방법.
  3. 제1항에 있어서, 상기 에피텍셜층은 0.5∼0.8㎛의 두께로 형성시키는 것을 특징으로 하는 수평 구조 실리콘 트랜지스터의 매입층 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950052295A 1995-12-19 1995-12-19 수평 구조 실리콘 트랜지스터의 매입층 형성 방법 KR0157367B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950052295A KR0157367B1 (ko) 1995-12-19 1995-12-19 수평 구조 실리콘 트랜지스터의 매입층 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052295A KR0157367B1 (ko) 1995-12-19 1995-12-19 수평 구조 실리콘 트랜지스터의 매입층 형성 방법

Publications (2)

Publication Number Publication Date
KR970053001A true KR970053001A (ko) 1997-07-29
KR0157367B1 KR0157367B1 (ko) 1998-12-01

Family

ID=19441617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052295A KR0157367B1 (ko) 1995-12-19 1995-12-19 수평 구조 실리콘 트랜지스터의 매입층 형성 방법

Country Status (1)

Country Link
KR (1) KR0157367B1 (ko)

Also Published As

Publication number Publication date
KR0157367B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
KR970053001A (ko) 수평 구조 실리콘 트랜지스터의 매입층 형성 방법
KR950012586A (ko) 반도체 소자의 웰 및 정렬키 형성방법
KR930003366A (ko) 반도체 장치의 소자 분리방법
KR970052785A (ko) 반도체 소자 제조방법
KR970051889A (ko) 반도체 소자의 자기 정렬 마스크 형성방법
KR970018705A (ko) 반도체장치의 제조방법
KR970054268A (ko) 반도체 에스 오 아이 소자의 제조방법
KR910013511A (ko) 반도체 소자의 소자분리 산화막 형성방법
KR970053002A (ko) 수평 구조 실리콘 트랜지스터의 매입층 형성 방법
KR970054349A (ko) 대칭형 바이폴라 트랜지스터 제조방법
KR970054111A (ko) 반도체소자의 제조방법
KR940022882A (ko) 바이폴라 트랜지스터 제조방법
KR950012676A (ko) 반도체장치의 소자분리방법
KR970030631A (ko) 반도체 소자의 소자분리막 제조방법
KR970008483A (ko) 반도체장치 제조방법
KR970053021A (ko) 반도체 소자의 형성 방법
KR930005252A (ko) 박막 트랜지스터의 제조방법
KR940022895A (ko) 바이폴라 트랜지스터 제조방법
KR970003937A (ko) 금속 산화물 실리콘 전계 효과 트랜지스터의 제조방법
KR950021400A (ko) 필드산화막 제조방법
KR970004092A (ko) 평탄화된 박막 트랜지스터의 제조 방법
KR950024331A (ko) 반도체 소자 제조방법
KR920013662A (ko) 다양한 로컬폴리 산화물을 이용한 격리의 제조방법
KR970030809A (ko) 마스크롬 제조방법
KR930017142A (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee