KR970031323A - 입력회로 및 입/출력회로 - Google Patents
입력회로 및 입/출력회로 Download PDFInfo
- Publication number
- KR970031323A KR970031323A KR1019950041904A KR19950041904A KR970031323A KR 970031323 A KR970031323 A KR 970031323A KR 1019950041904 A KR1019950041904 A KR 1019950041904A KR 19950041904 A KR19950041904 A KR 19950041904A KR 970031323 A KR970031323 A KR 970031323A
- Authority
- KR
- South Korea
- Prior art keywords
- inverter
- output
- input
- voltage
- mos transistor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
본 발명은 입력회로 및 입/출력회로를 공개한다. 그 입/출력회로는 소정의 제1입력전압을 제1제어신호(C1)에 응답하여 반전하고, 반전된 신호를 출력하는 제1인버터(IV1)와, IV1의 출력을 반전하여 제1출력전압으로서 출력하는 제2인버터(IV2)와; C1과 연결되는 게이트를 가지며, IV1의 출력 및 소정의 제1전압 사이에 연결되는 제1MOS트랜지스터와, 제2제어신호(C2)에 응답하여 제2입력전압을 반전하여 제2출력전압으로서 출력하는 제3인버터(lV3)와, C2를 반전하여 출력하는 제4인버터(IV4)와, IV4의 출력과 C1을 논리곱하여 출력하는 논리곱과, 및 논리곱의 출력과 연결되는 게이트를 가지며, IV1의 입력과 소정의 제2전압 사이에 연결되는 제2MOS트랜지스터를 구비하고, C1은 입/출력회로의 스탠바이상태에서 제2MOS트랜지스터 및 IV1을 턴오프시키고 제1MOS트랜지스터를 턴 온시키며, 정상상태에서 제1트랜지스터를 턴 오프시키고 IV1을 턴 온 시키며, C2는 입출력회로가 입력모드일 때, IV3 턴 오프시키고, 출력모드에서 IV3을 턴 온하고, 제2MOS트랜지스터를 턴 오프시키는 것을 특징으로 하고, 입력회로의 스탠바이 상태에서 풀 다운 저항 또는 풀업 저항에 전류가 흐르지 않으므로 전력 소비가 절감되고, 출력회로의 구동능력이 풀 다운 또는 풀업 저항으로 인하여 감소되는 것을 방지하는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 의한 입력회로의 바람직한 일실시예.
제7도는 본 발명에 의한 입/출력회로의 일실시예이다.
Claims (3)
- 소정의 입력전압을 제어신호에 응답하여 반전하고, 반전된 신호를 출력하는 제1인버터; 상기 제1인버터의 출력을 반전하여 출력전압으로서 출력하는 제2인버터; 상기 제어신호와 연결되는 게이트를 가지며, 상기 제1인버터의 입력과 소정의 제1전압 사이에 연결되는 제1MOS트랜지스터; 및 상기 제어신호와 연결되는 게이트를 가지며, 상기 제1인버터의 출력 및 소정의 제2전압 사이에 연결되는 제2MOS트랜지스터를 구비하고, 상기 제어신호는 입력회로의 정상상태에서 상기 제1MOS트랜지스터를 턴온시키고 상기 제2MOS트랜지스터를 턴 오프시키며, 반대로, 스탠바이 상태에서 상기 제1MOS트랜지스터 및 상기 제1인버터를 턴 오프 시키고 상기 제2MOS트랜지스터를 턴 온 시키는 것을 특징으로 하는 입력회로.
- 소정의 제1입력전압을 제1제어신호에 응답하여 반전하고, 반전된 신호를 출력하는 제1인버터; 상기 제1인버터의 출력을 반전하여 제1출력전압으로서 출력하는 제2인버터; 상기 제1제어신호와 연결되는 게이트를 가지며, 상기 제1인버터의 출력 및 소정의 제1전압 사이에 연결되는 제1MOS트랜지스터; 제2제어신호에 응답하여 제2입력전압을 반전하여 제2출력전압으로서 출력하는 제3인버터; 상기 제2제어신호룔 반전하여 출력하는 제4인버터; 상기 제4인버터의 출력과 상기 제1제어신호를 논리곱하여 출력하는 논리곱; 및 상기 논리곱의 출력과 연결되는 게이트를 가지며, 상기 제1인버터의 입력과 소정의 제2전압 사이에 연결되는 제2MOS트랜지스터를 구비하고, 상기 제1제어신호는 입/출력회로의 스탠바이상태에서 상기 제2MOS트랜지스터 및 상기 제1인버터를 턴 오프시키고 상기 제1MOS트랜지스터를 턴 온시키며, 정상상태에서 상기 제1트랜지스터를 턴오프시키고 상기 제1인버터를 턴 온 시키며, 상기 제2제어신호는 상기 입출력회로가 입력모드일 때, 상기 제3인버터를 턴 오프시키고, 출력모드에서 상기 제3인버터를 턴 온하고, 상기 제2MOS트랜지스터를 턴오프시키는 것을 특징으로 하는 입/출력회로.
- 소정의 제1입력전압을 제1제어신호에 응답하여 반전하고, 반전된 신호를 출력하는 제1인버터; 상기 제1인버터의 출력을 반전하여 제1출력전압으로서 출력하는 제2인버터; 상기 제1제어신호와 연결되는 게이트를 가지며, 상기 제1인버터의 출력 및 소정의 제1전압 사이에 연결되는 제1MOS트랜지스터; 제2제어신호에 응답하여 제2입력전압올 반전하여 제2출력전압으로서 출력하는 제3인버터; 상기 제1제어신호와 상기 제2제어신호를 논리합하여 출력하는 논리합; 및 상기 논리합의 출력과 연결되는 게이트를 가지며, 상기 제1인버터의 입력과 소정의 제2전압 사이에 연결되는 제2MOS트랜지스터를 구비하고, 상기 제1제어신호는 입/출력회로의 스탠바이상태에서 상기 제2MOS트랜지스터 및 상기 제1인버터를 턴 오프시키고, 정상상태에서 상기 제1트랜지스터를 턴 오프시키고 상기 제1인버터를 턴 온 시키며, 상기 제2제어신호는 상기 입출력회로가 입력모드일 때, 상기 제3인버터를 턴오프시키고, 출력모드에서 상기 제3인버터를 턴 온하고, 상기 제2MOS트랜지스터를 턴 오프시키는 것을 특징으로 하는 입/출력회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950041904A KR0145193B1 (ko) | 1995-11-17 | 1995-11-17 | 입력회로 및 입/출력회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950041904A KR0145193B1 (ko) | 1995-11-17 | 1995-11-17 | 입력회로 및 입/출력회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970031323A true KR970031323A (ko) | 1997-06-26 |
| KR0145193B1 KR0145193B1 (ko) | 1998-08-17 |
Family
ID=19434467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950041904A KR0145193B1 (ko) | 1995-11-17 | 1995-11-17 | 입력회로 및 입/출력회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0145193B1 (ko) |
-
1995
- 1995-11-17 KR KR1019950041904A patent/KR0145193B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0145193B1 (ko) | 1998-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6104221A (en) | Power-up detection circuit of a semiconductor device | |
| KR19990003172A (ko) | 반도체 메모리 소자의 출력버퍼 | |
| US5610542A (en) | Power-up detection circuit | |
| KR970031323A (ko) | 입력회로 및 입/출력회로 | |
| KR100232892B1 (ko) | 파우어-업 신호 발생회로 | |
| KR0167261B1 (ko) | 전원공급 제어회로 | |
| KR100434966B1 (ko) | 출력 드라이버 | |
| KR100234373B1 (ko) | 반도체 메모리장치의 입력버퍼 | |
| KR970013802A (ko) | 출력 버퍼 회로 | |
| JPH10320996A (ja) | 冗長判定回路及び半導体記憶装置 | |
| KR100263675B1 (ko) | 반도체메모리소자의출력버퍼 | |
| KR100502677B1 (ko) | 반도체 메모리 소자의 출력 버퍼 | |
| KR100239410B1 (ko) | 데이타 버스 프리차지 회로 | |
| KR100223827B1 (ko) | 프로그래머블 출력버퍼회로 | |
| KR0122313Y1 (ko) | 출력 버퍼 | |
| JPH088716A (ja) | ゲート回路 | |
| KR960042753A (ko) | 워드라인 제어 회로 | |
| KR0137983B1 (ko) | 가용성 지연회로 | |
| KR970002828A (ko) | 인에이블을 가진 풀업/풀다운 양방향 데이타 입출력단회로 | |
| KR970031324A (ko) | 인버터 기능을 갖는 프로그램이 가능한 양방향성 버퍼(Bidirectional buffer with the programmability of direction and logical functionality) | |
| KR970063938A (ko) | 반도체 소자의 출력버퍼 회로 | |
| KR970055512A (ko) | 데이타 출력 버퍼 | |
| KR20000042865A (ko) | 출력버퍼회로 | |
| KR970003864A (ko) | 리던던시 회로 | |
| KR960043517A (ko) | 외부전압에 능동적인 입력버퍼 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100413 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |