KR970024017A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR970024017A
KR970024017A KR1019960050595A KR19960050595A KR970024017A KR 970024017 A KR970024017 A KR 970024017A KR 1019960050595 A KR1019960050595 A KR 1019960050595A KR 19960050595 A KR19960050595 A KR 19960050595A KR 970024017 A KR970024017 A KR 970024017A
Authority
KR
South Korea
Prior art keywords
transistor
semiconductor device
transistor group
group
nmos transistor
Prior art date
Application number
KR1019960050595A
Other languages
English (en)
Other versions
KR100226084B1 (ko
Inventor
마사토시 와타나베
Original Assignee
세끼자와 다다시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼자와 다다시, 후지쓰 가부시끼가이샤 filed Critical 세끼자와 다다시
Publication of KR970024017A publication Critical patent/KR970024017A/ko
Application granted granted Critical
Publication of KR100226084B1 publication Critical patent/KR100226084B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 배선폭을 일렉트로마이그레이션 내성을 고려하면서 축소하여 입출력셀영역의 폭을 축소하고, 입출력셀영역 수를 많게 하여 다핀화를 도모한다. 해결수단은 입출력회로(15)를 구성하기 위한 입출력셀영역(13)이 복수의 nMOS 트랜지스터(16, 17) 및 pMOS 트랜지스터(18, 19)를 갖는다. nMOS 트랜지스터(16)는 트랜지스터군(21)을, pMOS 트랜지스터(18)는 트랜지스터군(22)을, nMOS 트랜지스터(17)는 트랜지스터군(23)을, pMOS 트랜지스터(19)는 트랜지스터군(24)을 각각 구성한다. 트랜지스터 군(21∼24)은 반도체칩의 둘레방향과 직교하는 방향으로 나란히 배치되어 있다. 트랜지스터군(21~24)은 배치순서에 따라서 고전위전원(VDD) 및 저전위전원(VSS)과 교호로 접속되는 동시에, 트랜지스터군(21~24)은 공통의 알루미늄배선(35)에 의해서 외부패드(14)에 접속된다.

Description

반도체장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도1은 제1 실시형태의 반도체장치를 나타낸 배치도,
도2는 제1 실시형태의 입출력셀영역의 일례를 나타낸 평면도,
도3은 출력회로의 회로도 및 등가회로도이고, (a)는 출력회로의 회로도(b)는 출력회로론 배치이미지로 표현한 등가회로도.

Claims (12)

  1. 입출력회로를 구성하기 위한 입출력셀영역이 복수의 트랜지스터를 갖고, 복수의 입출력셀영역을 반도체칩의 주연을 따라 형성한 반도체장치에 있어서, 상기 각 입출력셀영역에서 상기 복수의 트랜지스터를 3이상의 트랜지스터군으로 분할하고, 복수의 트랜지스터군을 상기 반도체칩의 둘레방향과 직교하는 방향으로 나란히 배치하여, 상기 복수의 트랜지스터군을 그 배치순서에 따라서 고전위전원 및 저전위전원을 교호로 접속하는 동시에, 고전위전원에 접속된 트랜지스터군과 저전위전원에 접속된 트랜지스터군을 공통 배선에 의해서 외부패드에 접`속한 것이 특징인 반도체장치.
  2. 제1항에 있어서, 상기 복수의 트랜지스터는 MOS 트랜지스터인 것이 특징인 반도체장치.
  3. 제2항에 있어서, 상기 MOS 트랜지스터는 pMOS 트랜지스터인 것이 특징인 반도체장치.
  4. 제2항에 있어서, 상기 MOS 트랜지스터는 nMOS 트랜지스터인 것이 특징인 반도체장치.
  5. 제2항에 있어서, 상기 고전위전원에 접속되는 트랜지스터 군은 pMOS 트랜지스터로 되고, 상기 저전위전원에 접속되는 트랜지스터군은 nMOS 트랜지스터로 된 것이 특징인 반도체장치.
  6. 제2항 내지 제5항 중 어느 한항에 있어서, 상기 MOS 트랜지스터의 게이트폭은 상기 반도체칩 안쪽의 트랜지스터군을 구성하는 MOS 트랜지스터 보다 작게 형성되어 있는 것이 특징인 반도체장치.
  7. 제5항에 있어서, 상기 pMOS 트랜지스터의 게이트폭은 상기 반도체칩의 안쪽의 트랜지스터군을 구성하는 pMOS 트랜지스터 보다 작게 형성되고, 상기 nMOS 트랜지스터의 게이트폭은 상기 반도체칩 안쪽의 트랜지스터군을 구성하는 nMOS 트랜지스터 보다 작게 형성되어 있는 것이 특징인 반도체장치.
  8. 제5항에 있어서, pMOS 트랜지스터군과 nMOS 트랜지스터군으로 된 세트가, 복수개 배치되어 있는 것이 특징인 반도체장치.
  9. 제5항에 있어서, pMOS 트랜지스터군과 nMOS 트랜지스터군으로 된 세트중에서, pMOS 트랜지스터의 게이트폭이 nMOS 트랜지스터의 게이트폭보다도 크게 형성되어 있는 것이 특징인 반도체장치.
  10. 제5항에 있어서, pMOS 트랜지스터군과 nMOS 트랜지스터군으로 된 세트 중에서, 상기 외부패드측으로 부터 pMOS 트랜지스터군, nMOS 트랜지스터 군의 순서로 배치되어 있는 것이 특징인 반도체장치.
  11. 제5항에 있어서, pMOS 트랜지스터군과 nMOS 트랜지스터군으로 된 세트 중에서, 상기 외부패드측으로 부터 nMOS 트랜지스터군, pMOS 트랜지스터 군의 순서로 배치되어 있는 것이 특징인 반도체장치.
  12. 제5항에 있어서, pMOS 트랜지스터군과 nMOS 트랜지스터군으로 된 세트 중에서, 인접하는 세트에서, pMOS 트랜지스터군끼리, 또는 nMOS 트랜지스터군끼리 인접하고, 인접하는 트랜지스터가 1개의 트랜지스터군으로 형성되어 있는 것이 특징인 반도체장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960050595A 1995-10-31 1996-10-31 반도체장치 KR100226084B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-283955 1995-10-31
JP28395595A JP3487989B2 (ja) 1995-10-31 1995-10-31 半導体装置

Publications (2)

Publication Number Publication Date
KR970024017A true KR970024017A (ko) 1997-05-30
KR100226084B1 KR100226084B1 (ko) 1999-10-15

Family

ID=17672395

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960050595A KR100226084B1 (ko) 1995-10-31 1996-10-31 반도체장치

Country Status (3)

Country Link
US (1) US6281529B1 (ko)
JP (1) JP3487989B2 (ko)
KR (1) KR100226084B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4596406B2 (ja) * 2001-08-22 2010-12-08 富士通セミコンダクター株式会社 集積回路の回路ブロック間自動配線設計方法及び装置並びにこの方法を実施するためのプログラム
US9972624B2 (en) 2013-08-23 2018-05-15 Qualcomm Incorporated Layout construction for addressing electromigration
US9786663B2 (en) 2013-08-23 2017-10-10 Qualcomm Incorporated Layout construction for addressing electromigration
WO2016063458A1 (ja) * 2014-10-24 2016-04-28 株式会社ソシオネクスト 半導体集積回路装置
JP6472399B2 (ja) * 2016-02-04 2019-02-20 日立オートモティブシステムズ株式会社 半導体装置及び負荷駆動装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3585756D1 (de) * 1984-07-02 1992-05-07 Fujitsu Ltd Halbleiterschaltungsanordnung in hauptscheibentechnik.
JPH0831578B2 (ja) * 1986-06-19 1996-03-27 日本電気株式会社 マスタ−スライス方式のゲ−トアレ−半導体集積回路装置
JPH06105757B2 (ja) * 1987-02-13 1994-12-21 富士通株式会社 マスタ・スライス型半導体集積回路
JPS63207149A (ja) 1987-02-23 1988-08-26 Nec Corp Ｍｏｓ型半導体集積回路装置
US4994866A (en) * 1988-01-07 1991-02-19 Fujitsu Limited Complementary semiconductor device
US5162893A (en) * 1988-05-23 1992-11-10 Fujitsu Limited Semiconductor integrated circuit device with an enlarged internal logic circuit area
JPH02152254A (ja) * 1988-12-02 1990-06-12 Mitsubishi Electric Corp 半導体集積回路装置
JPH0369141A (ja) * 1989-08-08 1991-03-25 Nec Corp セミカスタム半導体集積回路
JPH05308136A (ja) * 1992-04-01 1993-11-19 Nec Corp マスタスライス集積回路
JP2822781B2 (ja) * 1992-06-11 1998-11-11 三菱電機株式会社 マスタスライス方式半導体集積回路装置
JP3101077B2 (ja) * 1992-06-11 2000-10-23 株式会社日立製作所 半導体集積回路装置

Also Published As

Publication number Publication date
JPH09129736A (ja) 1997-05-16
US6281529B1 (en) 2001-08-28
JP3487989B2 (ja) 2004-01-19
KR100226084B1 (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
KR900013616A (ko) 집적회로의 배치배선방식
KR950034686A (ko) 게이트 어레이의 기본 셀 및 이 기본 셀을 포함하는 게이트 어레이
GB2143990A (en) A semiconductor integrated circuit device with buffer circuits
KR970054536A (ko) 반도체 장치
KR870001597A (ko) 반도체 기억장치
US6849906B2 (en) Standard-cell type semiconductor integrated circuit device with a mixed arrangement of standard cells differing in height
KR970024017A (ko) 반도체장치
KR920007194A (ko) 표준 셀 방식의 반도체 집접회로
KR940010175A (ko) 개선된 배치 패턴을 갖는 반도체 회로
KR920022561A (ko) 멀티플렉서
KR940004455B1 (ko) Cmos 반도체 집적 회로 장치
KR950034768A (ko) 반도체 집적회로장치
KR970030793A (ko) Soi 기판을 이용한 cmos 논리회로
KR100314490B1 (ko) 패스트랜지스터회로
JPH0786534A (ja) 半導体装置
KR900013655A (ko) 반도체 회로
KR870002660A (ko) 게이트 어레이 lsi용 지연회로
KR970013322A (ko) 모스(mos) 트랜지스터
JPS62239568A (ja) 半導体集積回路装置
KR970078011A (ko) 복합 게이트 회로 및 그 설계방법
JPH0427159A (ja) 半導体装置
JP2004327540A (ja) 半導体装置及びその製造方法
KR940001284B1 (ko) 바운싱을 줄이기 위한 반도체장치의 파우워라인
KR970008559A (ko) 정전기 보호회로
KR20010056494A (ko) 반도체 메모리 장치의 주변회로 레이아웃 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140716

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 18