KR970019025A - 트라이 스테이트형 쉬미트 트리거 - Google Patents

Abstract

본 발명은 씨모스트랜지스터를 사용한 트라이 스테이트형 쉬미트 트리거 회로에 관한 것이다.

인에이블신호EN가 로우논리값을 가질 때 제1, 제2, 제3피모스트랜지스터들 MP1, MP2, MP3은 온되고 제4앤모스트랜지스터MN4는 오프되므로 입력신호IN에 따라 스위칭 임계전압이 다른 히스테르시스(Hysteresis) 특성을 갖는 쉬미크 트리거 회로로 동작을 하며, 인에이블신호EN가 하이논리값을 가질 때 제1, 제2, 제3 피모스트랜지스터들 MP1, MP2, MP3 은 오프되고 제4앤모스트랜지스터MN4는 온되므로 제6피모스트랜지스터MP6는 온되나 제3모스트랜지스터MP3가 오프되므로 출력신호OUT은 플로팅되어 하이임피던스 상태를 갖는다.

Description

트라이 스테이트형 쉬미트 트리거

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 트라이 스테이트형 쉬미트 트리거를 포함하는 양방향 버퍼회로,

제2도는 본 발명의 트라이 스테이트형 쉬미트 트리거 회로이다.

Claims (9)

1. 소스가 공급전압에 연결되고, 게이트가 인에이블신호에 연결된 제1, 제2, 제3 모스트랜지스터들; 소스가 상기의 제1, 제2, 제3 모스트랜지스터들의 드레인들에 각각 연결된 제4, 제5, 제6 모스트랜지스터들; 소스가 접지전압에 연결된 제7, 제8, 제9모스트랜지스터들; 소스가 접지전압에 연결되고, 게이트가 상기의 인에이블신호에 연결된 제10모스트랜지스터; 상기의 제4모스트랜지스터의 게이트와 상기의 제7모스트랜지스터의 게이트가 공통으로 입력신호에 연결되고, 상기의 제4, 제5, 제7, 제8, 제10모스트랜지스터들의 드레인들은 공통으로 연결되어 제1신호를 출력하며, 상기의 제6, 제9모스트랜지스터들의 게이트들은 공통으로 상기의 제1신호에 연결되고, 상기의 제6, 제9모스트랜지스터들의 드레인들은 공통으로 연결되어 제2신호를 출력하고, 상기의 제2신호는 상기의 제5, 제8모스트랜지스터들의 게이트에 연결된 것을 특징으로 하는 트라이 스테이트형 쉬미트 트리거.
2. 제1항에 있어서, 상기의 인이블신호가 로우일 때 상기의 제1, 제2, 제3모스트랜지스터들이 온되고 제10모스트랜지스터는 오프되고, 상기의 인에이블신호가 하이일 때 제1, 제2, 제3모스트랜지스터들이 오프되고 제10모스트랜지스터가 온되는 것을 특징으로 하는 트라이 스테이트형 쉬미트 트리거.
3. 제1항 또는 제2항에 있어서, 상기의 제1, 제2, 제3, 제4, 제5, 제6모스트랜지스터들은 피모스트랜지스터이고, 제7, 제8, 제9, 제10모스트랜지스터들은 앤모스트랜지스터인 것을 특징으로 하는 트라이 스테이트형 쉬미트 트리거.
4. 세상태의 레벨을 갖는 출력신호를 출력하는 트라이 스테이트 버퍼회로에 있어서, 인에이블신호에 따라 온 또는 오프되는 제1, 제2, 제3, 제4모스트랜지스터들; 상기의 제1, 제2, 제3모스트랜지스터들이 온되고, 제4모스트랜지스터가 오프될 때 입력신호를 수신하여 입력신호가 증가하여 제1스위칭 임계전압에 도달할 때 상기 출력신호는 제1레벨로부터 제2레벨로 스위칭되고, 입력신호가 감소하여 제2스위칭 임계전압에 도달할 때 상기의 출력신호는 제2레벨로부터 제1레벨로 스위칭되며, 상기의 제1, 제2, 제3모스트랜지스터들이 오프되고, 제4모스트랜지스터가 온될 때 상기의 출력신호는 플로팅되어 하이임피던스 상태를 갖는 제3레벨을 출력하는 것을 특징으로 하는 트라이 스테이트형 쉬미트 트리거.
5. 제4항에 있어서, 상기의 인이블신호가 로우일 때 상기의 제1, 제2, 제3모스트랜지스터들이 온되고 제4모스트랜지스터는 오프되고, 상기의 인에이블신호가 하이일 때 제1, 제2, 제3모스트랜지스터들이 오프되고 제4모스트랜지스터가 온되는 것을 특징으로 하는 트라이 스테이트형 쉬미트 트리거.
6. 제4항 또는 제5항에 있어서, 상기의 제1, 제2, 제3모스트랜지스터들은 피모스트랜지스터이고, 제4모스트랜지스터는 앤모스트랜지스터인 것을 특징으로 하는 트라이 스테이트형 쉬미트 트리거.
7. 10개의 모스트랜지스터로 구성되어 3상태의 레벨을 갖는 출력신호를 출력하는 트라이 스테이트 버퍼회로에 있어서, 인에이블신호에 따라 온 또는 오프되는 제1, 제2, 제3, 제4모스트랜지스터들; 상기의 제1, 제2, 제3모스트랜지스터들이 온되고, 제4모스트랜지스터가 오프될 때 입력신호를 수신하여 이를 반전시켜 제1신호를 출력하는 제5, 제6모스트랜지스터들; 상기의 제1, 제2, 제3모스트랜지스터들이 온되고, 제4모스트랜지스터가 오프될 때 상기의 제1신호를 수신하여 이를 반전시켜 상기의 출력신호를 출력하는 제7, 제8모스트랜지스터들; 상기의 제1, 제2, 제3모스트랜지스터들이 온되고, 제4모스트랜지스터가 오프될 때 상기의 출력신호를 수신하는 제9, 제10모스트랜지스터들; 상기의 입력신호가 증가할 때 상기의 제9모스트랜지스터와 상기의 제6모스트랜지스터의 채널의 상대적인 비에 따라 상기의 출력신호가 제1레벨로부터 제2레벨로 스위칭되는 제1스위칭 임계전압을 갖고, 상기의 입력신호가 감소할 때 상기의 제10모스트랜지스터와 상기의 제5모스트랜지스터의 채널의 상대적인 비에 따라 상기의 출력신호가 제2레벨로부터 제1레벨로 스위칭되는 제2스위칭 임계전압을 갖고, 상기의 제1, 제2, 제3모스트랜지스터들이 오프되고, 제4모스트랜지스터가 온될 때 상기의 제1신호는 로우논리값을 갖고 상기의 출력신호는 플로팅되어 하이임피던스 상태를 갖는 제3레벨을 출력하는 것을 특징으로 하는 트라이 스테이트형 쉬미트 트리거.
8. 제7항에 있어서, 상기의 인이블신호가 로우일 때 상기의 제1, 제2, 제3모스트랜지스터들이 온되고 제4모스트랜지스터는 오프되고, 상기의 인에이블신호가 하이일 때 제1, 제2, 제3모스트랜지스터들이 오프되고 제4모스트랜지스터가 온되는 것을 특징으로 하는 트라이 스테이트형 쉬미트 트리거.
9. 제7항 또는 제8항에 있어서, 상기의 제1, 제2, 제3, 제5, 제7, 제9모스트랜지스터들은 피모스트랜지스터이고, 제4, 제6, 제8, 제10모스트랜지스터는 앤모스트랜지스터인 것을 특징으로 하는 트라이 스테이트형 쉬미트 트리거.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.