KR900002538A - 잡음제거회로 - Google Patents

잡음제거회로 Download PDF

Info

Publication number
KR900002538A
KR900002538A KR1019890009586A KR890009586A KR900002538A KR 900002538 A KR900002538 A KR 900002538A KR 1019890009586 A KR1019890009586 A KR 1019890009586A KR 890009586 A KR890009586 A KR 890009586A KR 900002538 A KR900002538 A KR 900002538A
Authority
KR
South Korea
Prior art keywords
circuit
field effect
effect transistor
channel mos
logic circuit
Prior art date
Application number
KR1019890009586A
Other languages
English (en)
Other versions
KR920010349B1 (ko
Inventor
아키라 와다
가즈유키 우치다
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
다케다이 마사다카
도시바 마이크로 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바, 다케다이 마사다카, 도시바 마이크로 일렉트로닉스 가부시키가이샤 filed Critical 아오이 죠이치
Publication of KR900002538A publication Critical patent/KR900002538A/ko
Application granted granted Critical
Publication of KR920010349B1 publication Critical patent/KR920010349B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/09—Resistor-transistor logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음.

Description

잡음제거회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 잡음제거회로의 일실시예를 나타낸 회로 구성도.
제2도는 본 발명에 따른 변형예를 나타낸 회로설명도,
제5a도는 잡음특성측정에 사용되는 종래의 회로와 본 발명에 따른 회로간의 회로구성도.
제5b도는 잡음특성을 나타낸 파형도이다.

Claims (2)

1개이상의 공통 입력단(a)을 갖는 제1논리회로(11)와 제2논리회로(12), 소오스에 제1전위가 공급되는 P채널 MOS형 전계효과트랜지스터(13), 소오스에 제2전위가 공급되는 n채널 MOS형 전계효과트랜지스터(14)로 이루어진 잡음제거회로에 있어서, 상기 제1논리회로(11)의 출력단을 상기 P채널 MOS형 전계효과트랜지스터(13)의 게이트에 접속하고, 상기 제2논리회로(12)의 출력단을 상기 n채널 MOS형 전계효과트랜지스터(14)의 게이트에 접속하며, 상기 P채널 MOS형 전계효과트랜지스터(13)의 드레인과 n채널 MOS형 전계효과트랜지스터(14)의 드레인의 접속점을 출력단자(b)에 접속하고, 상기 제1논리회로(11)의 회로임계치를 제2논리회로(12)의 회로임계치와 틀리게 해서, 입력신호에 포함된 중간레벨의 잡음성분을 제거하도록 된 것을 특징으로 하는 잡음제거회로.
제1항에 있어서, 상기 제1논리회로(11)의 회로임계치를 제2논리회로(12)의 회로임계치보다 높게 하여, 회로임계치가 높은 제1논리회로(11)의 출력이 P채널 MOS형 전계효과트랜지스터(13)의 게이트에 입력되고, 회로임계치가 낮은 제2논리회로(12)의 출력이 n채널 MOS형 전계효과트랜지스터(14)의 게이트에 입력되도록 된 것을 특징으로 하는 잡음제거회로.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890009586A 1988-07-06 1989-07-06 잡음제거회로 KR920010349B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP88-168185 1988-07-06
JP63168185A JPH0217719A (ja) 1988-07-06 1988-07-06 雑音除去回路

Publications (2)

Publication Number Publication Date
KR900002538A true KR900002538A (ko) 1990-02-28
KR920010349B1 KR920010349B1 (ko) 1992-11-27

Family

ID=15863360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890009586A KR920010349B1 (ko) 1988-07-06 1989-07-06 잡음제거회로

Country Status (3)

Country Link
EP (1) EP0406491A1 (ko)
JP (1) JPH0217719A (ko)
KR (1) KR920010349B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5331228A (en) * 1992-07-31 1994-07-19 Sgs-Thomson Microelectronics, Inc. Output driver circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2737544B2 (de) * 1977-08-19 1979-06-21 Siemens Ag, 1000 Berlin Und 8000 Muenchen Ausgangsverstärker mit CMOS-Transistoren
JPS6290021A (ja) * 1985-10-15 1987-04-24 Nec Corp シユミツトトリガ回路

Also Published As

Publication number Publication date
EP0406491A1 (en) 1991-01-09
KR920010349B1 (ko) 1992-11-27
JPH0217719A (ja) 1990-01-22

Similar Documents

Publication Publication Date Title
KR910003940A (ko) 반도체집적회로
KR930020835A (ko) 증가-공핍 모드 캐스코드(cascode) 전류 미러
KR910017773A (ko) 버퍼 회로
KR880001110A (ko) 저잡음 고출력 버퍼회로
KR900002328A (ko) 감지회로
KR920019090A (ko) 레벨 인버터회로
KR870011616A (ko) 센스 앰프
KR910019343A (ko) 입력회로
KR890013862A (ko) 전압레벨 변환회로
KR870007509A (ko) 집적회로에서의 버퍼회로
KR900001042A (ko) Cmos 인버터를 구비한 반도체 집적회로
KR900002558A (ko) 출력회로
KR910002127A (ko) 전원절환회로
KR950007287A (ko) 디지탈 신호 처리용 지연 회로
KR890009000A (ko) 디지탈 집적 회로
KR890013769A (ko) 중간전위생성회로
KR960009408A (ko) 노이즈 감소 출력 버퍼
KR900002538A (ko) 잡음제거회로
KR920022298A (ko) 레벨 변환 출력 회로
KR950029773A (ko) 전압 레벨 검출 회로 및 반도체 기억 장치
KR920010907A (ko) 자유 전하 회로
KR890004495A (ko) 리셋트신호 발생회로
KR930014570A (ko) 출력버퍼회로
KR0117119Y1 (ko) 와이어드 노아 로직 게이트 회로
KR940020422A (ko) 반도체 메모리 장치의 출력 버퍼회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
SUBM Submission of document of abandonment before or after decision of registration