KR0158658B1 - 트라이 스테이트형 쉬미트 트리거 - Google Patents

Abstract

본 발명은 씨모스트랜지스터를 사용한 트라이 스테이트형 쉬미트 트리거 회로에 관한 것이다.

인에이블신호EN가 로우논리값을 가질 때 제1, 제2, 제3피모스트랜지스터들MP1, MP2, MP3은 온되고 제4앤모스트랜지스터MN4는 오프되므로 입력신호IN에 따라 스위칭 임계전압이 다른 히스테르시스(Hysteresis) 특성을 갖는 쉬미트 트리거 회로로 동작을 하며, 인에이블신호EN가 하이논리값을 가질 때 제1, 제2, 제3피모스트랜지스터MP1, MP2, MP3은 오프되고 제4앤모스트랜지스터MN4는 온되므로 제6피모스트랜지스터들MP6는 온되나 제3피모스트랜지스터MP3가 오프이므로 출력신호OUT은 플로팅되어 하이임피던스 상태를 갖는다.

Description

트라이 스테이트형 쉬미트 트리거

제1도는 쉬미트 트리거 회로의 전달특성도.

제2도는 종래의 쉬미트 트리거를 포함하는 입력 및 출력을 가진 양방향 버퍼회로.

제3도는 본 발명의 트라이 스테이트형 쉬미트 트리거를 포함하는 양방향 버퍼회로.

제4도는 본 발명의 트라이 스테이트형 쉬미트 트리거 회로이다.

본 발명은 트라이 스테이트형 쉬미트 트리거 회로에 관한 것으로, 특히 씨모스트랜지스터를 사용한 트라이 스테이트형 쉬미트 트리거 회로에 관한 것이다.

쉬미트 트리거는 입력신호에 따라 로우논리값 또는 하이논리값을 출력하는 회로로 이의 중요한 특징은 입력신호가 증가할 때와 감소할 때의 스위칭 임계전압(Threshold voltage)이 다르다. 이러한 스위칭 임계전압이 다른 것을 히스테르시스(Hysteresis)라 한다.

제1도는 쉬미트 트리거 회로의 전달특성을 나타낸다. 입력신호가 증가하여 하이 스위칭 임계전압VTH+이 되면 출력은 하이논리값을 갖고 반대로 입력신호가 감소하여 로우 스위칭 임계전압VTH-이 되면 출력은 로우논리값을 갖는다.

상기의 쉬미트 트리거 회로는 디지탈 시스템에서 입력신호내에 존재하는 노이즈를 제거하기 위하여 사용된다.

제2도는 입력 또는 출력으로 사용하는 종래의 양방향 버퍼회로로 트라이 스테이트 출력버퍼(10), 쉬미트 트리거(20), 트라이 스테이트 입력버퍼(30), 입출력패드(40) 및 내부회로(50)로 구성되어 있다. 상기의 양방향 버퍼회로는 인에이블신호EN가 하이논리값일 때 트라이 스테이트 출력버퍼(10)가 활성화되고 트라이 스테이트 입력버퍼(30)는 비활성화 되어 출력버퍼회로로 동작하여 내부회로(50)로부터 출력되는 데이타를 입출력패드(40)로 출력한다. 반대로 인에이블신호EN가 로우 논리값일 때 트라이 스테이트 출력버퍼(10)는 비활성화 되고 트라이 스테이트 입력버퍼(30)는 활성화되어 양방향 버퍼회로는 입력버퍼회로로 동작하므로 입출력패드(40)에 입력되는 데이타는 내부회로(50)로 입력된다. 상기의 양방향 버퍼회로가 입력버퍼로 동작할 때 입출력패드(40)에 입력되는 입력신호내에 존재하는 노이즈를 제거하기 위하여 쉬미트 트리거(20)를 사용한다.

제2도의 종래의 양방향 버퍼회로가 출력버퍼로 동작할 때 쉬미트 트리거(20)는 트라이 스테이트 출력버퍼(10)의 출력에 따라 동작하므로 무용의 전류가 흐르게 되는 문제점이 있다.

본 발명의 목적은 트라이 스테이트 입력버퍼와 쉬미트 트리거의 동작을 동시에 하여 양방향 버퍼회로가 출력버퍼로 동작할 때에 동작을 하지 않는 트라이 스테이트 쉬미트 트리거를 제공하는데 있다.

상기의 목적들을 달성하기 위하여 본 발명의 트라이 스테이트형 쉬미트 트리거는 인에이블신호에 따라 온 또는 오프되는 제1, 제2, 제3, 제4모스트랜지스터들, 제1, 제2, 제3모스트랜지스터들이 온되고, 제4모스트랜지스터가 오프될 때 입력신호를 수신하여 입력신호가 증가하여 제1스위칭 임계전압이 도달할 때 출력신호는 제1레벨로부터 제2레벨로 스위칭되고, 입력신호가 감소하여 제2스위칭 임계전압에 도달할때 출력신호는 제2레벨로부터 제1레벨로 스위칭되며, 제1, 제2, 제3모스트랜지스터들이 오프되고, 제4모스트랜지스터가 온될 때 출력신호는 플로팅되어 하이 임피던스 상태를 갖는 제3레벨을 출력하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 트라이 스테이트형 쉬미트 트리거를 상세히 설명하고자 한다.

제3도는 본 발명의 트라이 스테이트형 쉬미트 트리거를 포함하는 양방향 버퍼회로에 관한 것이고, 제4도는 본 발명의 트라이 스테이트형 쉬미트 트리거 회로에 관한 것이다.

제3도의 본 발명의 양방향 버퍼회로는 트라이 스테이트 출력버퍼(100), 트라이 스테이트형 쉬미트 트리거(200), 입출력패드(300) 및 내부회로(400)로 구성되어 있다. 상기의 양방향 버퍼회로는 인에이블신호EN가 하이논리값일 때 트라이 스테이트 출력버퍼(100)가 활성화되고 트라이 스테이트형 쉬미트 트리거(200)는 비활성화 되어 출력버퍼회로로 동작ㄹ하여 내부회로(400)로부터 출력되는 데이타를 입출력패드(300)로 출력한다. 반대로 인에이블신호EN가 로우논리값일 때 트라이 스테이트 출력버퍼(100)는 비활성화 되고 트라이 스테이트형 쉬미트 트리거(200)는 활성화되어 양방향 버퍼회로는 입력버퍼회로로 동작하므로 입출력패드(300)에 입력되는 데이타는 내부회로(400)로 입력된다.

제4도의 본 발명의 트라이 스테이트형 쉬미트 트리거(200)는 소스가 공급전압Vdd에 연결되고 게이트가 인에이블신호EN에 연결된 제1, 제2, 제3피모스트랜지스터들MP1, MP2, MP3, 소스가 제1, 제2, 제3피모스트랜지스터들MP1, MP2, MP3의 드레인들에 각각 연결된 제4, 제5, 제6피모스트랜지스터들MP4, MP5, MP6, 소스가 접지전압Vss에 연결된 제1, 제2, 제3앤모스트랜지스터들MN1, MN2, MN3, 소스가 접지전압Vss에 연결되고 게이트가 인에이블신호EN에 연결된 제4앤모스트랜지스터MN4로 구성되고, 제4피모스트랜지스터MP4의 게이트와 제1앤모스트랜지스터MN1의 게이트가 공통으로 입력신호IN에 연결되고, 제4, 제5피모스트랜지스터들MP4, MP5의 드레인들과, 제1, 제2, 제4앤모스트랜지스터들MN1, MN2, MN4의 드레인들은 공통으로 연결되어 제1신호를 출력하며, 제6피모스트랜지스터MP6와 제3앤모스트랜지스터MN3의 게이트들은 공통으로 제1신호에 연결되고, 제6피모스트랜지스터MP6와 제2앤모스트랜지스터MN2의 드레인들은 공통으로 연결되어 출력신호OUT를 출력하고, 제5피모스트랜지스터MP5와 제2앤모스트랜지스터MN2의 게이트는 출력신호OUT과 연결되어 있다.

상기의 구성에 따른 본 발명의 트라이 스테이트형 쉬미트 트리거의 동작을 상세히 설명하고자 한다.

제3도의 양방향 버퍼회로가 출력버퍼회로로 동작할 때, 즉 인에이블신호EN가 하이논리값을 가질 때 본 발명의 트라이 스테이트형 쉬미트 트리거(200)의 제1, 제2, 제3피모스트랜지스터들MP1, MP2, MP3은 오프되고 제4앤모스트랜지스터MN4는 온되므로 제1신호는 로우논리값을 갖고 제6피모스트랜지스터MP6는 온되나 제3피모스트랜지스터MP3가 오프이므로 출력신호OUT은 플로팅되어 하이임피던스 상태를 갖는다. 따라서 제3도의 양방향 버퍼회로가 출력버퍼회로로 동작할 때 트라이 스테이트형 쉬미트 트리거(200)는 동작을 하지 않으므로 트라이 스테이트 출력버퍼(100)의 출력변화에 대해서 트라이 스테이트형 쉬미트 트리거(200)는 전류소비가 없다.

제3도의 양방향 버퍼회로가 입력버퍼회로로 동작할 때, 즉 인에이블신호EN가 로우논리값을 가질 때 본 발명의 트라이 스테이트형 쉬미트 트리거(200)의 제1, 제2, 제3피모스트랜지스터MP1, MP2, MP3은 온되고 제4앤모스트랜지스터MN4는 오프되므로 본 발명의 트라이 스테이트형 쉬미트 트리거(200)는 제3도의 입력패드(300)에 입력되는 입력신호IN에 따라 스위칭 임계전압이 다른 히스테르시스(Hysteresis) 특성을 갖는 쉬미트 트리거 회로로 동작을 하며 이의 동작은 다음과 같다.

입력신호IN이 제1레벨인 로우논리값일 때 제4피모스트랜지스터MP4는 온되고, 제1앤모스트랜지스터MN1는 오프되므로 제4피모스트랜지스터MP4와 제1앤모스트랜지스터MN1의 출력인 제1신호는 하이논리값을 갖으며 이로인해 제6피모스트랜지스터MP6와 제3앤모스트랜지스터MN3의 출력인 출력신호OUT은 제1레벨인 로우논리값을 출력하고 이 출력신호OUT에 의해 제5피모스트랜지스터MP5는 온되어 제1신호는 변화되지 않는다. 입력신호IN가 제1레벨로부터 증가하여 제4피모스트랜지스터MP4는 오프되고 제1앤모스트랜지스터MN1는 온되어 제1앤모스트랜지스터MN1과 제5피모스트랜지스터MP5 채널의 크기 비에 의하여 결정되는 입력신호IN가 제1스위칭 임계전압VTH+이 되면 제1신호는 로우논리값이 되고 출력신호OUT은 하이논리값이 된다. 즉 입력신호IN이 증가하여 제1스위칭 임계전압VTH+이 되면 출력신호OUT은 제1레벨인 로우논리값에서 제2레벨인 하이논리값으로 스위칭된다.

반대로 입력신호IN이 제2레벨인 하이논리값일 때 제4피모스트랜지스터MP4는 오프되고, 제1앤모스트랜지스터MN1는 온되므로 제4피모스트랜지스터MP4와 제1앤모스트랜지스터MN1의 출력인 제1신호는 로우논리값을 갖으며 이로인해 제6피모스트랜지스터MP6와 제3앤모스트랜지스터MN3의 출력인 출력신호OUT은 제2레벨인 하이논리값을 출력하고 이 출력신호OUT에 의해 제2앤모스트랜지스터MN2는 온되어 제1신호는 변화되지 않는다. 입력신호IN가 제2레벨로부터 감소하여 제4피모스트랜지스터MP4는 온되고 제1앤모스트랜지스터MN1는 오프되어 제2앤모스트랜지스터MN2와 제4피모스트랜지스터MP4 채널의 크기 비에 의하여 결정되는 입력신호IN가 제2스위칭 임계전압VTH-이 되면 제1신호는 하이논리값이 되고 출력신호OUT은 로우논리값이 된다. 즉 입력신호IN이 감소하여 제2스위칭 임계전압VTH-이 되면 출력신호OUT은 제2레벨인 하이논리값에서 제1레벨인 로우논리값으로 스위칭된다.

Claims (4)

1. 인에이블신호를 게이트 입력으로 하여 제1동작 또는 제2동작을 하고, 전원전압에 각각의 소스가 연결된 제1타입의 제1, 제2, 제3모스 트랜지스터와; 상기 제1타입의 제1, 제2, 제3모스트랜지스터들의 드레인에 소스가 각각 연결되고, 입력 신호에 따라 제1동작 또는 제2동작을 하는 제1타입의 제4, 제5, 제6모스트랜지스터와; 상기 제1타입의 제4, 제5, 제6모스트랜지스터의 드레인에 드레인이 연결되고 접지전원에 소스가 연결되어 제2동작 또는 제1동작을 하는 제2타입의 제1, 제2, 제3모스트랜지스터와; 인에이블 신호를 게이트 입력으로 하고, 상기 제1타입의 제4모스트랜지스터와 제2타입의 제1모스트랜지스터의 드레인에 드레인이 연결되고 접지전원에 소스가 연결된 제2타입의 제4모스트랜지스터로 구성되며, 상기 제1타입의 제4, 제5모스트랜지스터의 드레인과 상기 제1타입의 제6모스트랜지스터의 베이스가 연결되어 있으며, 상기 제1타입의 제6모스트랜지스터와 상기 제2타입의 제3모스트랜지스터의 드레인과 제1타입의 제5모스트랜지스터와 제2타입의 제2모스트랜지스터의 베이스가 연결되어 있는 트라이 스테이트형 쉬미트 트리거.
2. 제1항에 있어서, 상기의 인에이블신호가 로우일 때 상기의 제1타입의 제1, 제2, 제3모스트랜지스터들이 온되고 제2타입 제4모스트랜지스터는 오프되고, 상기의 인에이블신호가 하이일 때 상기 제1타입의 제1, 제2, 제3모스트랜지스터들이 오프되고 상기 제2타입의 제4모스트랜지스터가 온되는 것을 특징으로 하는 트라이 스테이트형 쉬미트 트리거.
3. 제1항 또는 제2항에 있어서, 상기 제1타입의 모스트랜지스터들은 피모스트랜지스터이고, 상기 제2타입의 모스트랜지스터들은 앤모스트랜지스터인 것을 특징으로 하는 트라이 스테이트형 쉬미트 트리거.
4. 제1항에 있어서, 상기 제1타입의 제1, 제2, 제3모스트랜지스터들이 온되고, 제1타입의 제4모스트랜지스터가 오프될 때 입력신호를 수신하여 입력신호가 증가하면, 제1스위칭 임계전압에 도달할 때 상기의 출력신호는 제1레벨로부터 제2레벨로 스위칭되고, 입력신호가 감소하여 제2스위칭 임계전압에 도달할 때 상기의 출력신호는 제2레벨로부터 제1레벨로 스위칭되며, 상기 제1타입의 제1, 제2, 제3모스트랜지스터들이 오프되고, 상기 제1타입의 제4모스트랜지스터가 온될 때 상기의 출력신호는 플로팅되어 하이임피던스 상태를 갖는 제3레벨을 출력하는 것을 특징으로 하는 트라이 스테이트형 쉬미트 트리거.