KR200358149Y1 - 데이타입출력버퍼 - Google Patents

데이타입출력버퍼 Download PDF

Info

Publication number
KR200358149Y1
KR200358149Y1 KR2019980016359U KR19980016359U KR200358149Y1 KR 200358149 Y1 KR200358149 Y1 KR 200358149Y1 KR 2019980016359 U KR2019980016359 U KR 2019980016359U KR 19980016359 U KR19980016359 U KR 19980016359U KR 200358149 Y1 KR200358149 Y1 KR 200358149Y1
Authority
KR
South Korea
Prior art keywords
signal
data
nmos transistor
control signal
data signal
Prior art date
Application number
KR2019980016359U
Other languages
English (en)
Other versions
KR20000005524U (ko
Inventor
천민재
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR2019980016359U priority Critical patent/KR200358149Y1/ko
Publication of KR20000005524U publication Critical patent/KR20000005524U/ko
Application granted granted Critical
Publication of KR200358149Y1 publication Critical patent/KR200358149Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 고안은 데이타 입출력 버퍼에서, 데이타 신호의 전송이 이루어지지 않는 동안에는 출력단을 전원전압과 접지전압 사이의 적당한 레벨로 프리차지시킴으로써, 이후 데이타 신호의 전송이 재개될 때 출력단의 전압레벨을 보다 빨리 목적하는 레벨로 만들 수 있도록 하는데 그 목적이 있다.
이와 같은 목적의 본 고안은 데이타 신호 전송수단과 프리차지 수단을 포함하여 이루어진다. 데이타 신호 전송수단은 제어신호에 의해 스위칭되고, 데이타 신호가 입력된 상태에서 제어신호가 활성화되면 출력단을 통하여 데이타 신호의 반전된 신호인 데이타바 신호를 출력한다. 프리차지 수단은 제어신호에 의해 스위칭되고, 제어신호가 비활성화된 동안에 출력단을 전원전압과 접지전압 사이의 임의의 전압레벨로 프리차지한다.

Description

데이타 입출력 버퍼
본 고안은 데이타 입출력 버퍼에 관한 것으로, 특히 데이타 신호가 입력된 상태에서 전송 인에이블바 신호가 활성화되면, 입력된 데이타 신호의 반전된 신호를 출력하는 데이타 입출력 버퍼에 관한 것이다.
일반적으로 반도체 집적회로에서는 타이밍의 동기가 매우 중요하기 때문에, 데이타 신호를 전송할 때에도 타이밍을 제어하기 위한 소정의 제어신호를 이용하여 데이타 전송 타이밍을 제어한다.
이와 같은 종래의 데이타 입출력 버퍼를 도 1에 나타내었다.
데이타 신호(D)는 두 개의 트랜스미션 게이트(102)(104)에 입력된다. 이 두 개의트랜스미션 게이트(102)(104)는 전송 인에이블바 신호(/EN)에 의해 스위칭되며, 전송 인에이블바 신호(/EN)가 로우레벨일때 모두 턴 온된다. 즉, 전송 인에이블바 신호(/EN)가 로우레벨일때 데이타 신호의 전송이 이루어지고, 하이레벨일 때에는 데이타 신호의 전송이 이루어지지 않는 것이다.
트랜스미션 게이트(102)(104)의 각각의 피모스 트랜지스터에는 전송 인에이블바 신호(/EN)가 그대로 입력되고(두 개의 인버터에 의해) 각각의 엔모스 트랜지스터에는 반전되어 입력되므로(인버터 106에 의해), 결과적으로 두 개의 트랜스미션 게이트(102)(104)는 전송 인에이블바 신호(/EN)가 로우레벨일때 턴 온되는 것을 알 수 있다.
트랜스미션 게이트(102)(104)의 출력은 피모스 트랜지스터(110)와 엔모스 트랜지스터(112)로 구성된 시모스 인버터를 스위칭한다. 이 시모스 인버터는 일종의 출력버퍼로서 출력되는 데이타바 신호(/D)의 전압레벨을 결정한다.
만약 데이타 신호(D)가 하이레벨이면 엔모스 트랜지스터(112)가 턴 온되어 출력단(N10)으로 로우레벨의 데이타바 신호(/D)가 출력된다. 반대로 데이타 신호(D)가 로우레벨이면 피모스 트랜지스터(110)가 턴 온되어 출력단(N10)으로 하이레벨의 데이타바 신호(/D)가 출력된다.
이 시모스 인버터의 피모스 트랜지스터(110)의 게이트에는 또 다른 피모스 트랜지스터(114)를 통하여 전원전압이 공급된다. 이 피모스 트랜지스터(114)는 전송 인에이블바 신호(/EN)의 반전된 신호에 의해 스위칭되며, 전송 인에이블바 신호(/EN)가 하이레벨일 때 턴 온된다. 이는 곧 피모스 트랜지스터(114)는 데이타 신호의 전송이 이루어지지 않는 동안에 턴 온되는 것을 의미한다.
시모스 인버터의 엔모스 트랜지스터(112)의 게이트에는 또 다른 엔모스 트랜지스터(116)를 통하여 전원전압이 공급된다. 이 엔모스 트랜지스터(116)는 전송 인에이블바 신호(/EN)에 의해 스위칭되며, 전송 인에이블바 신호(/EN)가 하이레벨일 때 턴 온된다. 이는 곧 엔모스 트랜지스터(116) 역시 데이타 신호의 전송이 이루어지지 않는 동안에 턴 온되는 것을 의미한다.
결과적으로, 전송 인에이블바 신호(/EN)가 하이레벨이어서 데이타 신호의 전송이 이루어지지 않는 동안에는 피모스 트랜지스터(114)와 엔모스 트랜지스터(116)가 모두 턴 온되고, 이 때문에 시모스 인버터의 피모스 트랜지스터(110)는 전원전압(VDD)에 의해 턴 오프되며, 엔모스 트랜지스터(112) 역시 접지전압(VSS)에 의해 턴 오프된다. 즉, 출력단(N10)이 플로팅 상태로 되는 것이다.
출력단이 플로팅된 상태에서 이전 데이타 신호와 반대의 전압레벨을 갖는 새로운 데이타 신호가 입력되면 출력단은 전원전압과 접지전압 사이를 풀 스윙하게 된다. 이와 같은 출력단 전압의 풀 스윙은 결과적으로 데이타 전송 속도를 떨어뜨리므로, 빠른 동작속도가 중요시되는 반도체 집적회로에서는 이를 개선할 필요가 있는 것이다.
따라서 본 고안은 데이타 입출력 버퍼에서, 데이타 신호의 전송이 이루어지지 않는 동안에는 출력단을 전원전압과 접지전압 사이의 적당한 레벨로 프리차지 시킴으로써, 이후 데이타 신호의 전송이 재개될 때 출력단의 전압레벨을 보다 빨리 목적하는 레벨로 만들 수 있도록 하는데 그 목적이 있다.
이와 같은 목적의 본 고안은 데이타 신호 전송수단과 프리차지 수단을 포함하여 이루어진다.
데이타 신호 전송수단은 제어신호에 의해 스위칭되고, 데이타 신호가 입력된 상태에서 제어신호가 활성화되면 출력단을 통하여 데이타 신호의 반전된 신호인 데이타바 신호를 출력한다.
프리차지 수단은 제어신호에 의해 스위칭되고, 제어신호가 비활성화된 동안에 출력단을 전원전압과 접지전압 사이의 임의의 전압레벨로 프리차지한다.
도 1은 종래의 데이타 입출력 버퍼를 나타낸 회로도.
도 2는 본 고안에 따른 데이타 입출력 버퍼를 나타낸 회로도.
* 도면의 주요 부분에 대한 부호의 설명 *
202, 204 : 트랜스미션 게이트 /EN : 전송 인에이블바 신호
D : 데이타 신호 /D : 데이타바 신호
이와 같이 이루어지는 본 고안의 바람직한 실시예를 도 2를 참조하여 설명하면 다음과 같다. 도 2는 본 고안에 따른 데이타 입출력 버퍼를 나타낸 회로도이다.
데이타 신호(D)는 두 개의 트랜스미션 게이트(202)(204)에 입력된다. 이 두 개의 트랜스미션 게이트(202)(204)는 전송 인에이블바 신호(/EN)에 의해 스위칭되며, 전송 인에이블바 신호(/EN)가 로우레벨일때 모두 턴 온된다. 즉, 전송 인에이블바 신호(/EN)가 로우레벨일때 데이타 신호의 전송이 이루어지고, 하이레벨일 때에는 데이타 신호의 전송이 이루어지지 않는 것이다.
트랜스미션 게이트(202)(204)의 각각의 피모스 트랜지스터에는 전송 인에이블바 신호(/EN)가 그대로 입력되고(두 개의 인버터에 의해) 각각의 엔모스 트랜지스터에는 반전되어 입력되므로(인버터 106에 의해), 결과적으로 두 개의 트랜스미션 게이트(202)(204)는 전송 인에이블바 신호(/EN)가 로우레벨일때 턴 온되는 것을 알수 있다.
트랜스미션 게이트(202)(204)의 출력은 피모스 트랜지스터(210)와 엔모스 트랜지스터(212)로 구성된 시모스 인버터를 스위칭한다. 이 시모스 인버터는 일종의 출력버퍼로서 출력되는 데이타바 신호(/D)의 전압레벨을 결정한다.
만약 데이타 신호(D)가 하이레벨이면 엔모스 트랜지스터(212)가 턴 온되어 출력단(N20)으로 로우레벨의 데이타바 신호(/D)가 출력된다. 반대로 데이타 신호(D)가 로우레벨이면 피모스 트랜지스터(210)가 턴 온되어 출력단(N20)으로 하이레벨의 데이타바 신호(/D)가 출력된다.
이 시모스 인버터의 피모스 트랜지스터(210)의 게이트에는 또 다른 피모스 트랜지스터(214)를 통하여 전원전압이 공급된다. 이 피모스 트랜지스터(214)는 전송 인에이블바 신호(/EN)의 반전된 신호에 의해 스위칭되며, 전송 인에이블바 신호(/EN)가 하이레벨일 때 턴 온된다. 이는 곧 피모스 트랜지스터(214)는 데이타 신호의 전송이 이루어지지 않는 동안에 턴 온되는 것을 의미한다.
시모스 인버터의 엔모스 트랜지스터(212)의 게이트에는 또 다른 엔모스 트랜지스터(216)를 통하여 전원전압이 공급된다. 이 엔모스 트랜지스터(216)는 전송 인에이블바 신호(/EN)에 의해 스위칭되며, 전송 인에이블바 신호(/EN)가 하이레벨일 때 턴 온된다. 이는 곧 엔모스 트랜지스터(216) 역시 데이타 신호의 전송이 이루어지지 않는 동안에 턴 온되는 것을 의미한다.
결과적으로, 전송 인에이블바 신호(/EN)가 하이레벨이어서 데이타 신호의 전송이 이루어지지 않는 동안에는 피모스 트랜지스터(214)와 엔모스 트랜지스터(216)가 모두 턴 온되고, 이 때문에 시모스 인버터의 피모스 트랜지스터(210)는 전원전압(VDD)에 의해 턴 오프되며, 엔모스 트랜지스터(212) 역시 접지전압(VSS)에 의해 턴 오프된다. 즉, 출력단(N20)이 플로팅 상태로 되는 것이다.
본 고안에 따른 데이타 입출력 버퍼의 출력단(N20)은 시모스 로직으로 구성되는 프리차지 수단에 의해 프리차지되도록 이루어진다. 이 프리차지 수단은 두 개의 피모스 트랜지스터(220)(222)와 두 개의 엔모스 트랜지스터(224)(226)가 전원전압(VDD)과 접지(VSS) 사이에 직렬 연결되어 이루어진다.
전원전압(VDD) 단자에 직접 연결되는 피모스 트랜지스터(220)는 전원전압(VDD)을 공급하는 스위치로서, 전송 인에이블바 신호(/EN)의 반전된 신호에 의해 제어된다. 따라서, 피모스 트랜지스터(220)는 전송 인에이블바 신호(/EN)가 하이레벨일 때, 즉 데이타 신호의 전송이 이루어지지 않을 때 턴 온된다.
접지(VSS) 단자에 직접 연결되는 엔모스 트랜지스터(226)는 전송 인에이블바 신호(/EN)에 의해 제어된다. 따라서 이 엔모스 트랜지스터(226) 역시 전송 인에이블바 신호(/EN)가 하이레벨일 때, 즉 데이타 신호의 전송이 이루어지지 않을 때 턴 온된다.
상술한 피모스 트랜지스터(220)와 엔모스 트랜지스터(226) 사이에 연결되는 또 다른 피모스 트랜지스터(222)와 엔모스 트랜지스터(224)는 각각의 게이트와 드레인이 상호 연결되어 다이오드 연결구성을 갖기 때문에 능동 저항소자로 동작한다. 이 피모스 트랜지스터(222)와 엔모스 트랜지스터(224)의 각각의 드레인이 상호 연결되어 프리차지 노드(N22)를 형성한다. 이 프리차지 노드(N22)는 출력단(N20)에 연결된다.
데이타 신호의 전송이 이루어지지 않는 동안에는 전송 인에이블바 신호(/EN)가 하이레벨이므로, 스위치인 피모스 트랜지스터(220)와 엔모스 트랜지스터(226)가 모두 턴 온된다. 따라서 능동저항인 피모스 트랜지스터(222)와 엔모스 트랜지스터(224)의 양단에는 전원전압(VDD)과 접지전압(VSS)이 공급된다.
따라서 피모스 트랜지스터(222)와 엔모스 트랜지스터(224)에 의한 분배 전압이 프리차지 노드(N22)로 출력된다. 이 분배전압이 출력단(N20)을 프리차지시키는 것이다.
능동 저항인 피모스 트랜지스터(222)와 엔모스 트랜지스터(224)의 턴 온 저항값을 동일하게 설정하면, 분배전압은 VDD/2가 된다. 따라서 출력단(N20)이 VDD/2의 전압레벨로 프리차지된 상태에서 새로운 데이타바 신호(/D)의 출력이 발생하더라도, 데이타바 신호(/D)의 논리값에 관계없이 출력단의 전압레벨이 전원전압(VDD)과 접지전압(VSS) 레벨 사이를 풀 스윙할 필요가 없으므로, 그만큼 데이타 신호 신호의 출력속도가 향상되는 것이다.
따라서 본 고안은 데이타 입출력 버퍼에서, 데이타 신호의 전송이 이루어지지 않는 동안에는 출력단을 전원전압과 접지전압 사이의 적당한 레벨로 프리차지시킴으로써, 이후 데이타 신호의 전송이 재개될 때 출력단의 전압레벨을 보다 빨리 목적하는 레벨로 만들 수 있도록 하는 효과를 제공한다.

Claims (2)

  1. 데이타 입출력 버퍼에 있어서,
    제어신호에 의하여 스위칭되고, 데이타 신호가 입력된 상태에서 상기 제어신호가 활성화되면 출력단을 통하여 상기 데이타 신호의 반전된 신호인 데이타바 신호를 출력하는 데이타 신호 전송수단과,
    상기 제어 신호에 의하여 스위칭되고, 상기 제어신호가 비활성화된 동안에 상기 출력단을 전원전압과 접지전압 사이의 임의의 전압 레벨로 프리차지하는 프리차지 수단을 포함하며,
    상기 프리차지 수단은
    제 1스위치, 제 1 저항소자, 제 2 저항소자, 제 2 스위치가 전원전압과 접지 사이에 직렬 연결되고, 상기 제 1 스위치와 상기 제 2 스위치가 상기 제어신호에 의하여 상보적으로 스위칭 되고, 상기 제 1 저항소자와 상기 제 2 저항소자에 의해 분배된 전압이 상기 출력단에 공급되는 것을 특징으로 하는 데이타 입출력 버퍼.
  2. 제 1 항에 있어서,
    상기 제 1 스위치는 제 1 피모스 트랜지스터이고, 상기 제 1 저항은 제 2 피모스 트랜지스터이고, 상기 제 2 저항은 제 1 엔모스 트랜지스터이고, 상기 제 2 스위치는 제 2 엔모스 트랜지스터이며,
    상기 제 1 피모스 트랜지스터와 제 2 피모스 트랜지스터, 상기 제 1 엔모스트랜지스터, 제 2 엔모스 트랜지스터가 전원전압과 접지사이에 직렬 연결되고, 상기 제 1 피모스 트랜지스터의 게이트에는 상기 제어신호의 반전된 신호가 입력되며, 상기 제 2 엔모스 트랜지스터의 게이트에는 상기 제어신호가 입력되고, 상기 제 2 피모스 트랜지스터와 상기 제 1 엔모스 트랜지스터의 각각의 드레인이 상기 출력단에 공통으로 연결되며, 상기 제 2 피모스 트랜지스터와 상기 제 1 엔모스 트랜지스터의 각각의 게이트가 상기 출력단에 공통으로 연결되는 것을 특징으로 하는 데이타 입출력 버퍼.
KR2019980016359U 1998-08-31 1998-08-31 데이타입출력버퍼 KR200358149Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019980016359U KR200358149Y1 (ko) 1998-08-31 1998-08-31 데이타입출력버퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019980016359U KR200358149Y1 (ko) 1998-08-31 1998-08-31 데이타입출력버퍼

Publications (2)

Publication Number Publication Date
KR20000005524U KR20000005524U (ko) 2000-03-25
KR200358149Y1 true KR200358149Y1 (ko) 2004-10-07

Family

ID=49348762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019980016359U KR200358149Y1 (ko) 1998-08-31 1998-08-31 데이타입출력버퍼

Country Status (1)

Country Link
KR (1) KR200358149Y1 (ko)

Also Published As

Publication number Publication date
KR20000005524U (ko) 2000-03-25

Similar Documents

Publication Publication Date Title
US6204696B1 (en) Domino circuits with high performance and high noise immunity
KR19990042470A (ko) 전력소비 억제회로
EP0225249B1 (en) Cmos current switching circuit
US5949721A (en) Data output related circuit which is suitable for semiconductor memory device for high -speed operation
KR0146387B1 (ko) 플립플롭형 증폭 회로
KR19990044240A (ko) 공유 중간 노드를 내장한 출력버퍼
KR19980039608A (ko) 레벨 시프터(level shifter)
US5831458A (en) Output circuit having BiNMOS inverters
KR100344865B1 (ko) 센스증폭기
KR200358149Y1 (ko) 데이타입출력버퍼
KR940020690A (ko) 저전력소모 및 고속 노아게이트 집적회로
KR100432573B1 (ko) 임피던스 조절이 가능한 출력 구동 회로를 갖는 반도체 장치
KR940004646A (ko) 고속 전류 감지 증폭기
KR100428818B1 (ko) 출력버퍼회로
JP3927312B2 (ja) 入力増幅器
US5751178A (en) Apparatus and method for shifting signal levels
JPH1041807A (ja) Ｃｍｏｓ集積回路の動作特性の最適化
KR20000021373A (ko) 논리합 회로
KR100365425B1 (ko) 정적 전류를 줄이고 고속 동작이 가능한 레퍼런스 신호 발생 회로
KR100253648B1 (ko) 반도체메모리장치의입출력구동회로
KR0166168B1 (ko) 펄스 발생 회로
KR100223827B1 (ko) 프로그래머블 출력버퍼회로
JP3005560B1 (ja) 入力回路
KR100324329B1 (ko) 저전압 프리챠지 다이나믹 회로
KR19990005442A (ko) 저전력-고속 스택틱 캐스코드 회로

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee