KR970010654B1

KR970010654B1 - 리드 캐리어

Info

Publication number: KR970010654B1
Application number: KR1019930024689A
Authority: KR
Inventors: 찌아끼 다꾸보; 기미히로 이께베; 세이이찌 히라따; 스미오 다께다; 마사후미 다께우찌
Original assignee: 사또 후미오; 가부시끼가이샤 도시바; 오까모또 유끼오; 도시바 마이크로 일렉트로닉스 가부시끼가이샤
Priority date: 1992-11-20
Filing date: 1993-11-19
Publication date: 1997-06-30
Also published as: US5448451A; JPH06163641A; JP2875122B2; KR940012589A

Abstract

내용없음

Description

리드 캐리어

제1도는 본 발명의 제1실시예에 따른 필름 캐리어 테이프의 평면도.

제2도는 제1도에 도시한 테이프의 디바이스 영역의 한 부분을 확대한 확대도.

제3도는 제1도에 도시한 필름 캐리어 테이프의 베이스 필름만을 도시하는 평면도.

제4도는 본 발명의 제2실시예에 따른 필름 캐리어 테이프의 평면도.

제5도는 제4도에 도시한 테이프의 디바이스 영역의 한 부분을 확대한 확대도로, 제5(a)도는 본 발명을 적용시키지 않은 리드선 군을 배치한 예이고, 제5(b)도는 본 발명을 적용한 리드선 군을 배치한 예를 도시하는 도면.

제6도는 본 발명의 제3실시예에 따른 필름 캐리어 테이프의 평면도.

제7도는 제6도에 도시한 테이프의 디바이스 영역의 한 부분을 확대한 확대도로, 제7(a)도는 본 발명을 적용시키지 않은 리드선 군을 배치한 예이고, 제7(b)도는 본 발명을 적용한 리드선 군을 배치한 예를 도시하는 도면.

제8도는 본 발명의 변형예에 따른 필름 캐리어 테이프의 평면도.

제9도는 종래의 필름 캐리어 테이프의 평면도.

제10도는 제9도에 도시한 테이프의 디바이스 영역의 한 부분을 확대한 확대도.

제11도는 비교예에 따른 테이프의 디바이스 영역의 한 부분을 확대한 확대도.

* 도면의 주요부분에 대한 부호의 설명

1 : 필름 캐리어 테이프 2 : 베이스 필름

3-11, 3-12, 3-21, 3-22, 3-3 : 리드선 군 4 : 스프롤 블랭킷 홀

5 : 전송 방향 지시 화살표 6-1, 6-2 : 디바이스 홀

7-1, 7-2 : 외부 리드 홀 8-1, 8-2 : LCD 드라이버칩.

본 발명은 반도체 집적 회로 장치에 이용되는 리드 프레임 및 필름 캐리어 테이프 등의 리드 캐리어에 관한 것이다.

본 발명에서는 반도체 집적 회로 장치에 이용되는 리드 프레임 및 TAB 방식의 반도체 집적 회로 장치에 이용되는 필름 캐리어 테이프(TAB 테이프)등을 리드 캐리어로 총칭한다.

제9도는 종래의 필름 캐리어 테이프의 평면도이다. 제9도에 도시되는 필름 캐리어 테이프는 특히 LCD드라이버 칩 탑재용이다.

제9도에 도시하는 바와 같이, 필름이 긴 형태의 필름 캐리어 테이프(TAB 테이프)(1)은 주로 베이스 필름(2) 및 베이스 필름(2) 상에 배치된 리드선 군(3-1, 3-2)로 구성된다. 리드선 군(3-1)은 입력 신호선용 리드이고, 리드선 군(3-2)는 출력 신호선용 리드이다. 베이스 필름(2)의 측부에는 스프롤 블랭킷 홀(4)가 형성되어 있다. 스프롤 볼랭킷 홀(4)에는 도시되지 않은 스프롤 블랭킷 로울러의 끝을 삽입시켜 테이프(1)을 화살표(5)의 방향으로 전송한다. 화살표(5)가 지시하는 방향을 전송 방향이라 칭한다. 베이스 필름(2)에는 전송 방향에 대해 직교하는 방향으로 직사각형으로 되어 있는 직사각형의 디바이스 홀(6) 및 외부 리드홀(7)이 형성되어 있다. 리드선 군(3-1, 3-2)의 한 단은 각각 디바이스 홀(6) 상에 돌출되고, 이것의 다른 단은 각각 외부 리드 홀(7) 상을 건너 베이스 필름(2) 상에 배치되어 있다. 디바이스 홀(6) 내에는 직사각형의 LCD 드라이버 칩(8)이 배치되어 리드선 군(3-1 및 3-2)와 LCD 드라이버 칩(8) 내에 형성된 도시되지 않은 전극 패드가 서로 전기적으로 접속되어 있다. 또, 제9도는 개념도로, 핀 수(리드선 수), 스프롤 블랭킷 홀 등의 피치 등은 실제의 것과 일치되지 않는다.

일반적으로, LCD 드라이버 칩 탑재용의 테이프(1)은 입력 신호선용의 리드선 군(3-1)의 리드선 수가 20∼50인 것에 비해, 출력 신호선용의 리드선 군(3-2)의 리드선 수는 160 이상이다. 이러한 이유로 인해, 출력 신호선용의 리드선 군(3-2)의 배선 피치는 80μm 이하로 되고 있다. 또, 입력 신호선용의 리드선 군(3-1)의 배선 피치는 300μm 이하로 되고 있다.

제10도는 제9도에 도시되어 있는 테이프의 디바이스 영역의 한 부분을 확대한 확대도이다.

제10도에 도시하는 바와 같이, 출력 신호선용의 리드선 군(3-2)는 디바이스 홀(6)과 외부 리드 홀(7) 사이의 베이스 필름(2) 상에 배치되어 외부 리드 홀(7) 상을 넘어, 도시되지 않은 출력용 외부 접속 단자부까지 연장 형성된다. 리드선을 베이스 필름(2) 상에 배치하는 경우, 가공 정밀도상 최소 배선 피치가 결정되어 있다. 리드선 군(3-2)가 리드선 군(3-2)의 중심선(C)를 중심으로 외부 리드 홀(7) 측으로 부채 형태로 퍼져서 배치된 경우에는 가장 외측의 리드선(3-2n)과 리드선(3-2n-1) 사이의 피치(Pm)이 조밀해진다. 인접하는 리드선 끼리가 단락되지 않도록 전체의 리드선을 배치하기 위해서는 리드선(3-2n)과 리드선(3-2n-1)과의 피치(Pm)을 적어도 가공 정밀도상, 허용할 수 있는 최소의 배선 피치 이상으로 할 필요가 있다. 여기에서, 피치(Pm)을 가공 정밀도 상에서 허용할 수 있는 최소의 배선 피치로 설정한다고 가정하고, 리드선 군을 부채 형태로 배치한 경우, 내부 리드 피치(Pi)는 피치(Pm)보다도 약간 커진다. 이와 같이 해서, 내부 리드 피치(Pi)와 리드선 최소 피치(Pm)을 결정하면, 이 관계를 항상 만족하는 가장 외측의 리드선의 개방 각도(θ)가 결정된다. 이 개방 각도(θ)를 사용하여 패턴이 정해지는 부채 형태의 영역 내에 소정개수의 리드선이 배치되어야 한다. 따라서, 디바이스 홀(6)과 외부 리드 홀(7) 사이에 리드선 배치 수에 대응한 이격 거리(L)을 설정할 필요가 있다. 이 이격 거리(L)은 리드선 수의 증가 수에 거의 비례해서 증가한다. 즉, 예를 들면 피치(Pi)와 피치(Pm)을 변화시키지 않고 출력 신호선 수만을 증가시켜 가면, 이격 거리(L)은 서서히 길어진다.

이격 거리(L)이 길어지면, 하나의 디바이스가 테이프(1) 상에 점유하는 전송 방향을 따라 길이(L')이 증가되어 버리고, 디바이스의 1개당의 필름 사용량이 증가됨과 동시에 테이프(1) 권당의 디바이스 수량도 감소한다. 이러한 이유로 인해, 제조 비용이 증가되는 문제가 발생한다.

본 발명은 상기와 같은 점을 고려한 것으로, 그 목적은 디바이스의 제조 비용을 억제할 수 있는 리드 캐리어를 제공하기 위한 것이다.

본 발명에 관한 리드 캐리어는 전송 수단이 설치된 테두리부, 이 테두리부 내에서 전송 수단에 의해 테두리부의 전송 방향에 대해 직교하는 방향을 따라 적어도 2개 이상 배열하여 제1 및 제2전자 부품 배치부를 설정하고, 테두리부 내에 제1 및 제2전자 부품 배치부에 대해 전송 방향으로 제1 및 제2전자 부품 배치부와 이간해서 외부 리드 배선부를 설정하며, 외부 리드 배선부와 제1전자 부품 배치부와의 사이에 제1리드 군을 배치하고, 외부 리드 배치부와 제2전자 부품 배치부와의 사이에 제2리드 군을 배치한 것을 특징으로한다.

상기 구성의 리드 캐리어에 의하면, 테두리부 내에 전송 수단에 의해 테두리부의 전송 방향에 대해 직교하는 방향을 따라 적어도 2개 이상의 제1 및 제2전자 부품 배치부, 및 제1 및 제2전자 부품 배치부에 대해 전송 방향으로 제1 및 제2전자 부품 배치부와 이간해서 외부 리드 배치부를 설정하고, 이들 외부 리드 배치부와 제1 및 제2전자 부품 배치부 각각의 사이에 제1 및 제2리드 군을 형성함으로써, 한개의 전자 부품 배치부와 외부 리드 배치부와의 사이에 배치되어 리드선 수를 감소시킬 수 있다. 전자 부품 배치부와외부 리드 배치부와의 사이에 배치되는 리드선 수가 감소하면, 전자 부품 배치부와 외부 리드 배치부와의 사이의 거리를 단축시킬 수 있고, 한개의 디바이스가 테두리부 상에 점유하는 테두리부의 전송 방향의 길이를 감소시킬 수 있으며, 디바이스 1개당의 필름 사용량이 감소됨과 동시에 테이프(1) 권당의 디바이스 수량도 증가한다. 이러한 이유로 인해, 제조 비용을 억제할 수 있다.

이하, 도면을 참조하여 본 발명을 실시예에 따라 설명한다. 이 설명에 있어서, 도면 중 동일 부호가 표시되는 부분은 동일 또는 상당 부분을 나타낸다.

제1도는 본 발명의 제1실시예예 따른 필름 캐리어 테이프의 평면도이다. 제1도에 도시되는 필름 캐리어 테이프는, 특히 액정 패널을 구동하는 LCD 드라이버 칩 탑재용이다.

제1도에 도시하는 바와 같이, 본 발명에 관한 필름이 긴 형태의 필름 캐리어 테이프(TAB 테이프)(1)은 주로 베이스 필름(2), 및 베이스 필름(2) 상에 배치된 리드선 군(3-11,3-12,3-21,3-22,3-3)으로 구성된다. 리드선 군(3-11)은 입력 신호선용 리드이고, 리드선 군(3-21 및 3-22)는 각각 분할 설정된 출력 신호 선용 리드이다. 베이스 필름(2)의 측부에는 사각형으로 형성된 스프롤 블랭킷 홀(4)가 형성되어 있다. 스프롤 블랭킷 홀(4)에는 도시되지 않은 스프롤 블랭킷 로울러의 끝이 삽입되어 테이프(1)을 화살표(5)의 방향으로 전송한다. 화살표(5)가 지시하는 테이프(1)의 필름이 긴 방향을 전송 방향이라 칭한다. 베이스 필름(2)에는 전송 방향(5)에 대해 직교하는 방향으로 직사각형으로 되어 있는 직사각형의 디바이스 홀(6-1 및 6-2), 및 외부 리드 홀(7-1, 7-2)가 형성되어 있다. 디바이스 홀(6-1 및 6-2)는 각각 전송 방향에 대해 직교하는 방향으로 서로 이간되어 분할 설정되어 있다. 리드선 군(3-11 및 3-21)의 한 단은 각각 디바이스 홀(6-1) 상외부 리드 홀 돌출되고, 이들의 다른 단은 각각 외부 리드 홀(7-1 및 7-2) 상을 건너 베이스 필름(2) 상에 배치되어 있다. 또, 리드선 군(3-12, 3-22)의 한 단은 각각 디바이스 홀(6-2) 상에 돌출되고, 이들의 다른 단은 각각 외부 리드 홀(7-1 및 7-2) 상을 건너 베이스 필름(2) 상에 배치되어 있다. 디바이스 홀(6-1 및 6-2) 내에는 각각 직사각형의 LCD 드라이버 칩(8-1 및 8-2)가 배치된다. LCD 드라이버 칩(8-1, 8-2)는 한개의 LCD 드라이버 칩이 2분할된 것으로, 칩(8-l)과 칩(8-2)에서 한개의 LCD 드라이버 칩으로서 기능한다. 분할된 칩(8-1)과 칩(8-2)는 LCD 드라이버로서의 기능을 만족하기 위하여 전송 방향에 대해 직교하는 방향으로 배선된 리드선 군(3-3)을 따라 서로 전기적으로 접속되어 있다. 리드선 군(3-3)은 다른 리드선 군과 마찬가지로 베이스 필름(2) 상에 배치되고, 한 단을 디바이스 홀(6-1) 상에, 다른 단을 디바이스 홀(6-2) 상에 각각 돌출시킨다. 이들의 리드선 군(3-11,3-12,3-2l,3-22,3-3)은 각각 칩(8-l 및 8-2) 상에 형성된 도시되지 않은 전극 패드와 TAB(Tape Automated Bonding) 방식을 이용해서 전기적으로 접속된다. 또, 제1도는 개념도로, 핀 수(리드선 수), 스프롤 블랭킷 홀 등의 피치 등은 실제의 것과 일치되지 않는다.

제2도는 제1도에 도시하는 테이프의 디바이스 영역의 한 부분을 확대한 확대도이다.

제2도에 도시된 바와 같이, 주로 출력 신호선용인 제1리드선 군(3-21)은 제1디바이스 홀(6-1)과 외부 리드 홀(7-l) 사이의 베이스 필름(2) 상에 배치되어 외부 리드 홀(7-1) 상을 건너, 도시되지 않은 출력용 외부 접속 단자부까지 연장 형성된다. 이와 마찬가지로, 주로 출력 신호선용의 제2리드선 군(3-22)는 제2디바이스 홀(6-2)와 외부 리드 홀(7-2) 사이의 베이스 필름(2) 상에 배치되어 외부 리드 홀(7-2) 상을 건너, 도시되지 않은 출력용 외부 접속 단자부까지 연장 형성된다. 리드선 군(3-21 및 3-22)에는 출력 신호선외에 전원선이나 제어기 신호선 등이 포함되는 경우도 있다. 제1실시예에서는 제1리드선 군(3-21)이 리드선 군(3-21)의 중심선(C1)을 중심으로 외부 리드 홀(7-2) 측으로 부채 형태로 퍼져서 배치되고, 마찬가지로 제2리드선 군(3-22)이 리드선 군(3-22)의 중심선(C2)를 중심으로 외부 리드 홀(7-2) 측으로 부채 형태로 퍼져서 배치되어 있다. 따라서, 가장 외측의 리드선(3-22n)과 리드선(3-22n-1) 사이의 칩(pm)이 가장 조밀하다. 이 제1실시예에서는 피치(Pm)을 가공 정밀도 상에서 허용할 수 있는 최소의 배선 피치로 설정한다.

제1도 및 제2도에 도시하는 필름 캐리어 테이프(1)인 경우, 2개의 디바이스 홀(6-1 및 6-2)를 설치함으로써, 1개의 디바이스 홀과 1개의 외부 리드 홀과의 사이에 배치해야할 리드선 수가 감소된다. 따라서, 제1실시예에서는 가장 외측의 라드선의 개방 각도(θ)로 패턴이 정해지는 부채 형태의 영역 내에 배치해야 할 리드선 수를 감소할 수 있다. 부채 형태의 영역 내에 배치해야 할 리드선 수가 감소되면, 디바이스 홀과 외부 리드 홀 사이의 이격 거리(L)을 감소시킬 수 있다.

이 이격 거리(L)을 감소시킬 수 있는 효과는 주로 입력 신호선용의 리드선 군(3-11 및 3-12)에서도 얻어질 수 있다.

이와 같이 상기 제1실시예에 의하면, 디바이스 홀과 외부 리드 홀과의 이격 거리(L)을 단축시킬 수 있고, 1개의 디바이스가 테이프(1) 상에서 점유하는 전송 방향을 따르는 길이(L')을 감소시킬 수 있다. 이러한 이유로 인해, 디바이스 1개당 필름 사용량을 감소시킬 수 있음과 동시에 테이프(1) 권당의 디바이스 수량을 증가시킬 수 있다. 따라서, 제조 비용을 억제할 수 있다. 제1실시예에서는 디바이스가 점유하는 전송 방향의 길이(L')을 제9도에 도시한 테이프 캐리어 필름에 비교해서 74%까지 축소할 수 있다.

또, 이격 거리(L)을 효과적으로 감소시키는 것은 리드선 군(3-21)의 리드선 수 및 리드선 군(3-22)의 리드선 수를 거의 동일하게 하는 것이 바람직하다. 예를 들면, 제1도 및 제2도에 도시하는 필름 캐리어 테이프(1)에서는 리드선 군(3-21)가 12개, 리드선 군(3-22)가 12개로 서로 동일하게 리드선 수로 분배되어 있다.

이와 같은 리드선 군(3-21)의 리드선 수와, 리드선 군(3-22)의 리드선 수를 거의 동일하게 함으로써, 디바이스 홀과 외부 리드 홀 사이에 리드선 배치 수를 최소가 되도록 한다.

또, 디바이스 홀과 외부 리드 홀 사이에 배치해야 할 리드선 수를 감소할 수 있기 때문에, 최장의 리드선의 길이와 최단의 리드선의 길이의 차를 작게 하는 효과도 얻을 수 있다. 리드선 군에 있어서, 각 리드선의 길이의 차가 작아지면, 리드선에서의 신호 지연 시간 차를 작게 할 수 있어서 고속의 동작이 가능하게 된다.

제3도는 제1도에 도시하는 필름 캐리어 테이프의 베이스 필름만을 도시한 평면도이다.

필름 캐리어 테이프(1)은 칩을 탑재한 후, 릴로 로울러 형태로 감겨져서 수납된다. 이러한 이유로 인해, 테이프(1)이 릴로 감겨져 있을 때, 칩은 미소하게 휘어진다. 또, 테이프(1)은 로울러 형태로 릴로 감겨지기 때문에, 테이프(1)은 완전히 둥글게는 되지 않고, 곡률이 일정하지 않다. 따라서, 2개의 칩의 탑재 위치가 서로 어긋나면, 각 칩의 변위량이 미소하게 차이가 난다. 이 미소한 변위량의 차이에 의해 각 칩의 특성에 차가 발생하는 것도 충분히 고려된다. 변위량의 차이에 의해 발생하는 각 칩의 특성 차를 최소한으로 억제하기 위하여, 본 발명에서는 칩의 탑재 위치를 전송 방향에 대해 직교하는 1개의 선 상에 설정하고 있다. 제3도에는 이 상태가 도시되어 있다.

제3도에 있어서, 참조 부호(g1 및 g2)는 각각 디바이스 홀(8-1 및 8-2)에서의 칩의 배치 중심을 도시하고 있다. 본 실시예에서는 배치 중심(g1 및 g2)가 디바이스 홀(8-1 및 8-2)의 중심에 설정되어 있다. 배치 중심(g1 및 g2)는 각각 화살표(5)가 지시하는 전송 방향에 대해 직교하는 선(9) 상에 위치하고, 칩(8-1 및 8-2)는 각각 배치 중심(g1 및 g2)을 중심으로 하여 배치된다.

제3도에 도시하는 구성에 있어서, 테이프(1)이 로울러 형태로 릴로 감겨져 있어도 칩(8-1 및 8-2)의 변위량은 서로 동일하게 된다. 이러한 이유로 인해, 칩(8-1 및 8-2)의 변위량에 기인한, 예를 들면 칩 내 배선 층의 저항치 변화량 등을 칩(8-1)과 칩(8-2)에서 서로 동일하게 할 수 있고, 변위량의 차이에 의해 발생되는 저항치의 변화량 등, 각 칩에 특성 차를 발생시키도록 한 여러가지 요인을 칩(8-1)과 칩(8-2)에서 서로 상쇄할 수 있다. 따라서, 변위량의 차이에 의해 발생되는 각 칩의 특성 차를 최소한으로 억제할 수 있다.

제4도는 본 발명의 제2실시예에 따른 필름 캐리어 테이프의 평면도이다.

제4도에 도시하는 바와 같이, 제2실시예에 따른 필름 캐리어 테이프는 필름(2) 상의 리드선 피치(Pm)과 내부 리드 피치(Pi)가 서로 동일해지도록 리드선 군을 배치한 예이다. 본 발명의 제2실시예에서는 피치(Pm) 및 내부 리드 피치(Pi)는 각각 가공 정밀도상 허용할 수 있는 최소의 배선 피치로 설정되어 있다.

제5도는 제4도에 도시하는 테이프의 디바이스 영역의 한 부분을 확대한 확대도로, 제5(a)도는 본 발명을 적용시키지 않고 리드선 군을 배치한 비교예이고, 제5(b)도는 본 발명을 적용하여 리드선 군을 배치한 예이다.

제5(a)도 및 제5(b)도에 도시하는 바와 같이, 베이스 필름(2) 상의 리드선 피치(Pm)과 내부 리드 피치(Pi)를 서로 동일하게 설정한 경우, 리드선 군(3-21,3-22 또는 3-2)는 칩(8-1,8-2 또는 8)에서 전송 방향을 따라 필름(2) 상에 도출된다. 리드선 군(3-21,3-22 또는 3-2)는 필름(2) 상에서 전송 방향에 직교하는 방향으로 구부러져 재차 각 리드선에 대응하는 도시되지 않은 출력용 외부 접속 단자부로 향하여 전송 방향으로 구부러져 외부 리드 홀(7-2) 상으로 도출된다. 또, 제5(a)도 및 제5(b)도에는 주로 출력 신호선용으로 된 리드선 군의 리드선 수를 24개로 설정한 예가 도시되어 있다.

제5(a)도에 도시하는 바와 같이, 리드선 수를 24개로 설정한 경우, 디바이스 홀(6)과 외부 리드 홀(7-2)사이의 베이스 필름(2) 상에 약 반수인 12개의 리드선을 피치(Pm)으로 배치해야 한다.

그러나, 제5(b)도에 도시하는 바와 같이, 본 발명을 적용한 경우에는 디바이스 홀(6-1) 또는 디바이스(6-2)와 외부 리드 홀(7-2) 사이의 베이스 필름(2) 상에 약 1/4인 6개의 리드선을 피치(Pm)으로 배치하는 것만으로 해결된다. 따라서, 디바이스 홀과 외부 리드 홀 이격 거리(L)을 감소시킬 수 있고, 제1실시예와 마찬가지로 디바이스가 점유하는 전송 방향의 길이(L')을 감소시킬 수 있다. 제2실시예에서는 디바이스가 점유하는 전송 방향의 길이(L')을 제5(a)도에 도시하는 테이프 캐리어 필름에 비교해서 74%까지 축소할 수 있다.

제6도는 본 발명의 제3실시예에 따른 필름 캐리어 테이프는 필름(2) 상의 리드선 피치(Pm)과 내부 리드 피치(Pi)가 서로 동일해지도록 리드선 군을 배치한 이와 다른 예이다. 이 제3실시예에서는 피치(Pm) 및 내부 리드 피치(Pi)는 각각 가공 정밀도상 허용할 수 있는 최소의 배치 피치로 설정되어 있다.

제7도는 제6도에 도시하는 테이프의 디바이스 영역의 한 부분을 확대한 확대도로, 제7(a)도는 본 발명을 적용시키지 않고 리드선 군을 배치한 비교예이고, 제7(b)도는 본 발명을 적용하여 리드선 군을 배치한 예이다.

제7(a)도 및 제7(b)도에 도시하는 바와 같이, 리드선 군(3-21,3-22 또는 3-2)는 칩(8-1,8-2 또는 8)로부터 전송 방향을 따라 필름(2) 상에 도출되어 있다. 리드선 군(3-21, 3-22 또는 3-2)는 필름(2) 상에, 예를 들면 다음에 설명된 바와 같은 관계로 배치되어 있다. 특히, 제7(b)도에 도시하는 바와 같이, 패드 전극 배치 영역의 중심선과 외부 리드 홀(7-2)와의 거의 교점(11), 및 패드 전극 배치 영역의 말단과 디바이스 홀(6-2)와의 거의 교점(l2)를 잇는 가상선(13)을 설정한다. 리드선 군(3-21,3-22 또는 3-2)는 가상선(13)상에서 전송 방향과 상이한 방향으로 구부러진 후, 외부 리드 홀(7-2)의 단부 근방에서 전송 방향으로 구부러지고 외부 리드 홀(7-2) 상으로 도출된다. 이와 같은 배치 방식을 채용한 때에는, 이격 거리(L)은 리드선 군이 가상선(13) 상에서 전송 방향과 상이한 방향으로 구부러진 때, 리드선 피치(Pm)과 내부 리드피치(Pi)가 동일하게 되는 값으로 결정된다. 또, 제7(a)도 및 제7(b)도에는 주로 출력 신호선으로 되는 리드선 군의 리드선 수를 29개로 설정한 예가 도시되어 있다.

제7(a)도에 도시하는 바와 같이, 리드선 수를 29개로 설정한 경우, 이격 거리(L)은 리드선 피치(Pm)과 내부 리드 피치(Pi)가 동일하게 되는 값으로 결정되나, 디바이스 홀(6)과 외부 리드 홀(7-2)와의 사이의 필름(2) 상에 배치되는 리드선 수가 증가하도록 연결되어 Pm=Pi의 관계를 만족시키는 이격 거리(L)의 값은 커진다.

그러나, 제7(b)도에 도시하는 바와 같이, 본 발명을 적용한 경우에는 디바이스 홀(6-1 또는 6-2)와 외부 리드 홀(7-2)와의 사이의 필름(2) 상에 배치되는 리드선 수를 감소시킬 수 있기 때문에, 디바이스 홀과 외부 리드 홀의 이격 거리(L)을 감소시킬 수 있고, 제1 및 제2실시예와 마찬가지로 디바이스가 점유하는 전송 방향의 길이(L')을 감소시킬 수 있다. 제3실시예에서는 디바이스가 점유하는 전송 방향의 길이(L')을 제7(a)도에 도시하는 테이프 캐리어 필름에 비교해서 74%까지 축소시킬 수 있다.

또, 제7(b)도 중, 입력 신호용 리드선 중, 참조 부호(3-10)으로 도시되는 리드선은 칩(8-1)과 칩(8-2)에서 공통화되어 있다. 이와 같이 칩(8-1)과 칩(8-2)에서 공통화되는 리드선(3-10)은 베이스 필름(2) 상에서 분할되어 칩(8-1)과 칩(8-2)로 각각 전기적으로 접속된다. 공통화되는 리드선(3-10)으로는, 예를 들면 VCC나 GND(접지) 등의 전원선이 있다. 또, 출력 신호용 리드선 군의 리드선 수는 29개로 기수이다. 이와 같이 리드선 수가 기수인 경우에는 제1리드선 수(3-21)의 리드선 수와 제2리드선 수(3-22)의 리드선수와의 차를 최소로 하기 위하여, ±l의 범위에서 리드선을 나누는 것이 바람직하다. 본 실시예에서는 제1리드선 군(3-21)의 리드선 수가 14개이고, 제2리드선 군(3-22)의 리드선 수가 15개로 설정되어 있다.

또, 제3실시예에 설명한 배치 방식에 준한 배치 방식을 채용하면, 본 발명을 적용하지 않아도 이격 거리(L)을 감소시키는 것이 가능하다. 이 배치 방식을 채용한 필름 캐리어 테이프를 비교예로서 제11도에 도시한다.

제11도에 도시하는 바와 같이, 소정의 이격 거리(L)의 범위 내에 리드선 군(3-2)가 모두 배치되도록 디바이스 홀(6)의 전송 방향(5)에 직교하는 방향을 따라 폭을 확대한다. 이와 같은 배치 방식을 채용하면, 이격 거리(L)을 감소시키는 것이 가능하지만, 내부 리드 피치(Pi)를 확대할 필요가 발생한다. 즉, 칩 상에 형성되어 있는 전극 패드의 배치 간격을 확대할 필요가 발생하고, 칩 면적의 증가를 야기하여 비용의 절감이 곤란하게 된다.

본 발명에서는 상기 비교예와 같은 내부 리드 피치(Pi)를 확대하지 않고 이격 거리(L)을 감소시킬 수 있기 때문에, 칩 면적의 증가를 초래하지도 않는다.

제8도는 본 발명의 변형예에 관한 필름 캐리어 테이프의 평면도이다. 이 변형예는 칩(8-1)과 칩(8-2)를 서로 접속하는 리드선 군(3-3)의 배치 방식에 관계하고, 제8도에서는 변형예에 관한 테이프의 디바이스 영역의 한 부분을 퍼져서 도시하고 있다.

제8도에 도시하는 바와 같이, 칩(8-1)과 칩(8-2)를 서로 접속하는 리드선 군(3-3)의 피치, 특히 베이스 필름(2) 상에서의 피치를 확대하기 위하여, 디바이스 홀(6-1 및 6-2)와 외부 리드 홀(7-1 및 7-2) 사이의 필름(2) 상에 리드선 군(3-3)을 연장시켜도 좋다. 또, 전송 방향(5)를 따라 길이(L')을 감소시키기 위하여, 전송 방향(5)를 따라 배열된 칩 상의 도시되지 않은 전극 패드 수를 감소시켜, 감소된 전극 패드를 전송 방향(5)에 직교하는 방향으로 배열하여도 좋다. 이와 같은 패드 전극에 접속된 리드선은 참조 부호(14-1 내지 l4-3)으로 도시되어 있다.

또, 이 변형예는 제1 내지 제3실시예 각각에 공통해서 적용할 수 있다.

또, 상기 각 실시예에서는 칩을 2분할 하는 예에 의해서 설명하지만, 3분할, 4분할, ·로 분할 수를 증가시키는 것도 가능하다.

또, 상기 각 실시예에서는 외부 접속 단자가 전송 방향(5)에 직교하는 방향을 따라서만 배열해서 배치된다. 이와 같은 배치인 경우, 한 부분의 디바이스당 점유하는 전송 방향(5)를 따르는 길이(L)을 감소시킬 수 있는 효과를 촉진시키는 것이 가능하다. 그러나, 디바이스의 종류에 따라서는 외부 접속 단자를 전송 방향(5)에 직교하는 방향을 따라, 그리고 전송 방향(5)를 따라 각각 배열해서 배치시켜도 좋다.

또, 상기 실시예에서는 리드 캐리어로서 필름 캐리어 테이프의 예에 대해서 설명했지만, 1개의 금속판을 구멍을 뚫거나 식각함으로써 얻어진 리드 필름에 대해서도 본 발명을 적용할 수 있다.

이상 설명한 바와 같이, 본 발명에 의하면 디바이스의 제조 비용을 억제할 수 있는 리드 캐리어를 제공 할 수 있다.

Claims

전송 수단이 설치된 테두리부, 상기 테두리부 내에 상기 전송 수단에 의한 상기 테두리부의 전송 방향에 대해 직교하는 방향을 따라 2개 이상 배열하여 설정된 제1 및 제2전자 부품 배치부, 상기 테두리부 내에 상기 제1 및 제2전자 부품 배치부에 대해 상기 전송 방향으로 상기 제1 및 제2전자 부품 배치부와 이간해서 설정된 외부 리드 배치부, 상기 외부 리드 배치부와 상기 제1전자 부품 배치부와의 사이에 배치된 제1리드선 군, 상기 외부 리드 배치부와 상기 제2전자 부품 배치부와의 사이에 배치된 제2리드선 군, 및 상기 제1전자 부품 배치부와 제2전자 부품 배치부와의 사이에 배치된 제3리드선 군을 포함하는 것을 특징을 하는 리드 캐리어.
제1항에 있어서, 상기 제1 및 제2전자 부품 배치부는 각각 상기 필름 내에 형성된 제1 및 제2디바이스 홀이고, 상기 외부 리드 배치부는 상기 필름 내에 형성된 외부 리드 홀이며, 상기 제1, 제2 및 제3리드선 군은 각각 상기 필름 상에 배치되어 테이프 캐리어 방식으로 되어 있는 것을 특징으로 하는 리드 캐리어.
제2항에 있어서, 상기 제1디바이스 홀의 칩 배치 중심과 제2디바이스 홀의 칩 배치 중심이 각각 상기 전송 방향에 대해 직교하는 하나의 부채 형태로 각각 배치되어 있는 것을 특징으로 하는 리드 캐리어.
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1리드 군의 리드 수와 제2리드 군의 리드 수가 동일한 것을 특징으로 하는 리드 캐리어.
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1리드 군의 리드 수 및 상기 제2리드 군의 적어도 한쪽이 상기 제1 및 상기 제2리드 군의 폭의 약 절반의 위치를 중심으로 하여 상기 외부 리드 홀 측으로 부채 형태로 퍼져 있는 것을 특징으로 하는 리드 캐리어.
제1항 내지 제3항 중 어느 한 항에 있어서, 외부 리드의 외부 접속 단자부가 전송 방향에 직교하는 방향만을 따라 배열되어 설정되어 있는 것을 특징으로 하는 리드 캐리어.