JPH05203917A - 表示装置 - Google Patents

表示装置

Info

Publication number
JPH05203917A
JPH05203917A JP1117892A JP1117892A JPH05203917A JP H05203917 A JPH05203917 A JP H05203917A JP 1117892 A JP1117892 A JP 1117892A JP 1117892 A JP1117892 A JP 1117892A JP H05203917 A JPH05203917 A JP H05203917A
Authority
JP
Japan
Prior art keywords
drive
circuit board
substrate
insulating substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1117892A
Other languages
English (en)
Other versions
JP3142622B2 (ja
Inventor
Motoji Shioda
素二 塩田
Keigo Aoki
桂吾 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1117892A priority Critical patent/JP3142622B2/ja
Publication of JPH05203917A publication Critical patent/JPH05203917A/ja
Application granted granted Critical
Publication of JP3142622B2 publication Critical patent/JP3142622B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits

Landscapes

  • Liquid Crystal (AREA)
  • Combinations Of Printed Boards (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【構成】 下側絶縁性基板1上の駆動IC搭載用回路パ
ターン4に接続された駆動信号入力用配線6を、上側絶
縁性基板2の下側絶縁性基板1との対向面における周縁
部2b上に形成された外部入力バスライン5により統轄
して、外部信号入力用の回路基板接続部7に接続する。 【効果】 外部入力バスライン5を低抵抗配線材を用い
て形成することができるので、実装領域の削減を図るた
め駆動ICごとの回路基板接続部7までの距離に差が生
じた場合でも、配線抵抗差はほとんど生じることがな
く、表示差の発生が抑制される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、基板の表示部周縁に駆
動用回路パターンを有する表示装置に関するものであ
る。
【0002】
【従来の技術】近年、表示部周縁に駆動用回路パターン
を有する、例えばアクティブマトリクス型表示素子を用
いた表示装置の実装構造として、駆動IC(Integrated
Circuit)を直接上記駆動用回路パターン上に実装するC
OG(Chip On Grass) 方式が、一部メーカにて実用化さ
れてきている。
【0003】上記COG方式を採用した表示装置には、
例えば図5に示すように、一対の絶縁性基板21・22
が対向して設けられており、一方の絶縁性基板21の延
設部に、駆動IC28が搭載されている。駆動IC28
は、その出力端子(図示せず)が、絶縁性基板21上に
設けられた電極パターンの端子に、入力端子(図示せ
ず)が、駆動信号入力用配線26にそれぞれ接続されて
いる。そして、この駆動信号入力用配線26は、上記絶
縁性基板21の端部に設けられた外部信号入力用の回路
基板接続部27に接続されるようになっている。
【0004】さらに、上記回路基板接続部27には、図
示しない異方性導電接着剤等を用いて各辺ごとに一括し
て外部信号入力用回路基板29が貼着されており、この
外部信号入力用回路基板29から、上記回路基板接続部
27および駆動信号入力用配線26を介して駆動IC2
8に電源、制御信号等の外部信号が供給されるようにな
っている。
【0005】また、上記のようなアクティブマトリクス
型表示装置の商品化が進むにつれて、そのコスト低減が
強く望まれている。そこで、従来では、絶縁性基板1上
の駆動IC実装領域縮小によるコスト削減および実装工
程簡略化等を目的として図6あるいは図7に示すような
表示装置が提案されている。
【0006】すなわち、図6に示す表示装置では、外部
信号入力用の回路基板接続部27が、絶縁性基板21の
一辺にまとめて設けられ、回路基板接続部27が設けら
れていない辺では、駆動IC28の駆動信号入力用配線
がスルーホール等を用いてバスライン25によって統轄
され、隣接する辺側に設けられた回路基板接続部27に
それぞれ接続されている。このように、回路基板接続部
27が絶縁性基板21の一辺側に集中して設けられるこ
とにより、1つの回路基板29に各駆動IC28を一括
して接続することが可能となり、駆動ICの実装領域削
減が実現されている。
【0007】また、図7に示す表示装置では、駆動IC
28が設けられた絶縁性基板21の辺ごとに、バスライ
ン25が設けられている。したがって、バスライン25
が接続される各回路基板接続部27を、絶縁性基板21
の一角にまとめて形成することができ、それに応じて回
路基板29も縮小することが可能となるので、駆動IC
28の実装領域をさらに削減することが可能である。
【0008】
【発明が解決しようとする課題】ところが、上記駆動信
号入力用配線26およびバスライン25が形成されてい
る絶縁性基板21上には、図示しない表示用アドレス素
子も形成されている為、外部入力用配線26およびバス
ライン25を含む駆動用回路パターンを形成する配線材
は、表示用アドレス素子の形成に用いられる配線材とす
るのが通常である。そのため、上記駆動用回路パターン
を形成する配線材の種類によっては、図6、あるいは図
7に示すように、回路基板接続部27から駆動IC28
までの駆動用回路パターンの長さが、各駆動IC28に
よってそれぞれ異なる場合に、駆動IC28ごとに配線
抵抗差が生じることとなり、ひいては、表示差が発生す
るという問題が生じている。
【0009】本発明の表示装置は、上記従来の問題点に
鑑みなされたものであって、配線抵抗差による表示差等
を生じることなく、実装領域縮小化によるコスト削減お
よび実装工程簡略化を実現可能な表示装置を提供するこ
とを目的としている。
【0010】
【課題を解決するための手段】本発明の表示装置は、上
記課題を解決するために、表示部周縁に駆動用回路パタ
ーンが形成された第1基板と、この第1基板と対向して
配設された第二基板とを有する表示装置において、上記
第1基板上の駆動用回路パターンと、外部信号を入力す
るための回路基板接続部とを接続する外部信号入力用配
線が、上記第2基板の表示部周縁における第1基板との
対向面上に形成されていることを特徴としている。
【0011】
【作用】上記の構成によれば、第1基板上に設けられた
駆動用回路パターンは、第2基板上の表示部周縁に形成
された外部信号入力用配線を介して、回路基板接続部に
接続されていることになる。
【0012】上記外部信号入力用配線は、第2基板上に
形成されるため、前記従来のように、その材質が制限さ
れることもなく、低抵抗配線材を用いて形成することが
可能である。したがって、例えば第1基板上に複数の駆
動用回路パターンが設けられ、コスト削減、あるいは実
装工程の簡略化を目的として、回路基板接続部が、第1
基板の一辺側にまとめて設けられることにより、各駆動
用回路パターンから回路基板接続部までの距離に差が生
じた場合でも、駆動回路用回路パターンごとの配線抵抗
差は、ほとんど生じない。
【0013】
【実施例】本発明の一実施例について、アクティブマト
リクス型の液晶表示装置を例に挙げ図1ないし図4に基
づいて以下に説明する。
【0014】本実施例の液晶表示装置は、図1に示すよ
うに、ガラス、PES(Polyether Sulphone)、あるいは
アクリル系樹脂等からなる一対の絶縁性基板(第1基板
・第2基板)1・2が対向して配置されている。下側絶
縁性基板1における上側絶縁性基板2との対向面には、
画素ごとに図示しない表示用アドレス素子が設けられて
いる。また、下側絶縁性基板1および上側絶縁性基板2
の各対向面には、電極パターン、配向膜等が形成されて
おり、下側絶縁性基板1と上側絶縁性基板2とが、液晶
層用のギャップを残して、図示しないシール材等により
貼り合わされている。
【0015】上記上側絶縁性基板2は、下側絶縁性基板
1上に設けられた電極パターンの端子出しのために、隣
接する二辺の端部が切断されている。したがって、上側
絶縁性基板2の切断された二辺に対応する下側絶縁性基
板1の二辺の端部は、延設部1a・1bとして形成され
ることになる。これらの延設部1a・1bには、駆動I
C搭載用回路パターン(駆動用回路パターン)4が、一
辺につき二ヵ所ずつ設けられている。尚、上記駆動IC
搭載用回路パターン4は、二ヵ所に限定されるものでは
なく、単数、あるいは二ヵ所以上の場合もある。下側絶
縁性基板1の長辺側の延設部1aに設けられた駆動IC
搭載用回路パターン4の駆動信号入力用配線(駆動用回
路パターン)6は、同じく延設部1aの端部に上記駆動
信号入力用配線6の数に応じて設けられた外部信号入力
用の回路基板接続部7に、それぞれ接続されている。
【0016】一方、上側絶縁性基板2の下側絶縁性基板
1との対向面上における表示部2aを囲むように形成さ
れている周縁部2b上には、上側絶縁性基板2上への図
示しない遮光マスク(ブラックマスク)の形成と同時
に、低抵抗配線材であるAl等からなる外部入力バスラ
イン(外部信号入力用配線)5が、上記下側絶縁性基板
1における延設部1bと平行に位置するように形成され
ている。
【0017】そして、上記下側絶縁性基板1における延
設部1b上の駆動IC搭載用回路パターン4に接続され
た駆動信号入力用配線6は、図2(a)(b)および図
3(a)(b)に示すように、この外部入力バスライン
5の端部に、異方性導電接着剤9や、Alペーストなど
の接着剤等を介して、上側絶縁性基板2の下でそれぞれ
接続されている。つまり、下側絶縁性基板1の延設部1
bにおける駆動信号入力用配線6は、上記外部入力バス
ライン5によって統轄され、下側絶縁性基板1の延設部
1aに設けられた回路基板接続部7とそれぞれ接続され
ることになる。
【0018】上記の構成において、各駆動IC搭載用回
路パターン4に図示しない駆動ICがそれぞれ接続さ
れ、さらに、回路基板接続部7に図示しない外部信号入
力用の回路基板が接続されることにより、電源、制御信
号等の外部信号が、回路基板から回路基板接続部7、外
部入力バスライン5、および駆動信号入力用配線6を介
して、駆動ICに供給され、液晶表示装置が駆動される
ようになっている。
【0019】以上のように、本実施例の液晶表示装置で
は、下側絶縁性基板1上の駆動IC搭載用回路パターン
4に接続された駆動信号入力用配線6を統轄する外部入
力バスライン5が、上側絶縁性基板2の下側絶縁性基板
1との対向面上における周縁部2bに形成されている。
【0020】したがって、外部入力バスライン5を形成
する配線材の選択に、従来のような制約がなく、Al等
の低抵抗配線材を用いて形成することができるので、駆
動IC搭載用回路パターン4に接続される駆動ICごと
に、回路基板接続部7までの距離差が生じた場合でも、
各駆動IC間に生じる配線抵抗差を減少することが可能
となる。これにより、液晶表示装置のコスト低減、ある
いは実装工程の簡略化等を目的として、外部信号入力用
の回路基板接続部7が、下側絶縁性基板1の一辺にまと
めて形成され、実装領域の削減を図った場合において
も、上記駆動ICごとの配線抵抗差による表示差の発生
が抑制される。
【0021】また、上記上側絶縁性基板2上に形成され
た外部入力バスライン5は、上側絶縁性基板2上の遮光
マスク(ブラックマスク)と同時に形成可能であるた
め、外部入力バスライン5の形成に際して、新たな材料
や製造プロセスを追加する必要もない。
【0022】尚、本実施例では、下側絶縁性基板1の延
設部1a・1b上に駆動IC搭載用回路パターン4を形
成し、この駆動IC搭載用回路パターン4上に駆動IC
を搭載する液晶表示装置を例に挙げ説明したが、図4に
示すように、下側絶縁性基板1上に駆動IC8が作り込
まれ、この駆動IC8が上側絶縁性基板2の周縁部2a
で覆われている場合においても、各駆動IC8を一括し
て接続する外部入力バスライン5をAl等の低抵抗配線
材を用いて、上側絶縁性基板2の表示部周縁2aにおけ
る下側絶縁性基板1との対向面上に形成し、回路基板接
続部7と接続することにより、本発明の適用が可能であ
る。
【0023】さらに、この場合には、駆動IC8が作り
込まれた各辺ごとに、外部入力バスライン5が形成され
ているので、回路基板接続部7を下側絶縁性基板1の延
設部1aにおける一角に、まとめて形成することができ
る。したがって、表示差等が抑制されるだけでなく、さ
らに実装領域の削減を図ることも可能である。
【0024】
【発明の効果】本発明の表示装置は、以上のように、第
1基板上の駆動用回路パターンと、外部信号を入力する
ための回路基板接続部とを接続する外部信号入力用配線
が、上記第2基板の表示部周縁における第1基板との対
向面上に形成されている構成である。
【0025】それゆえ、低抵抗配線材を用いて第2基板
上に外部信号入力用配線を形成することが可能となるた
め、コスト低減、あるいは実装工程簡略化を目的として
実装領域の削減が実施された場合に、駆動用回路パター
ンごとに回路基板接続部までの距離差が生じても、各駆
動用回路パターンごとの配線抵抗差を減少させることが
でき、ひいては配線抵抗差に伴って生じる表示差を抑制
することができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の一実施例におけるアクティブマトリク
ス型の液晶表示装置を示す平面図である。
【図2】上記液晶表示装置における駆動信号入力用配線
と外部入力バスラインとの接続状態を示す要部平面図で
ある。
【図3】図2(a)に示した液晶表示装置の(a)はA
−A線断面図、(b)は、B−B線断面図である。
【図4】本発明の他の実施例における液晶表示装置を示
す平面図である。
【図5】従来の表示装置における駆動ICおよび外部信
号入力用の回路基板の実装構造を示す平面図である。
【図6】従来の他の表示装置における駆動ICおよび外
部信号入力用の回路基板の実装構造を示す平面図であ
る。
【図7】従来のさらに他の表示装置における駆動ICお
よび外部信号入力用の回路基板の実装構造を示す平面図
である。
【符号の説明】
1 下側絶縁性基板(第1基板) 1a・1b 延設部(表示部周縁) 2 上側絶縁性基板(第2基板) 2b 周縁部(表示部周縁) 4 駆動IC搭載用回路パターン(駆動用回路パ
ターン) 5 外部入力バスライン(外部信号入力用配線) 6 駆動信号入力用配線(駆動用回路パターン) 7 回路基板接続部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】表示部周縁に駆動用回路パターンが形成さ
    れた第1基板と、この第1基板と対向して配設された第
    二基板とを有する表示装置において、 上記第1基板上の駆動用回路パターンと、外部信号を入
    力するための回路基板接続部とを接続する外部信号入力
    用配線が、上記第2基板の表示部周縁における第1基板
    との対向面上に形成されていることを特徴とする表示装
    置。
JP1117892A 1992-01-24 1992-01-24 表示装置 Expired - Lifetime JP3142622B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1117892A JP3142622B2 (ja) 1992-01-24 1992-01-24 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1117892A JP3142622B2 (ja) 1992-01-24 1992-01-24 表示装置

Publications (2)

Publication Number Publication Date
JPH05203917A true JPH05203917A (ja) 1993-08-13
JP3142622B2 JP3142622B2 (ja) 2001-03-07

Family

ID=11770809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1117892A Expired - Lifetime JP3142622B2 (ja) 1992-01-24 1992-01-24 表示装置

Country Status (1)

Country Link
JP (1) JP3142622B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7924275B2 (en) 2002-08-30 2011-04-12 Seiko Epson Corporation Electronic module, methods of manufacturing and driving the same, and electronic instrument

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7924275B2 (en) 2002-08-30 2011-04-12 Seiko Epson Corporation Electronic module, methods of manufacturing and driving the same, and electronic instrument
US8432382B2 (en) 2002-08-30 2013-04-30 Seiko Epson Corporation Electronic module, methods of manufacturing and driving the same, and electronic instrument

Also Published As

Publication number Publication date
JP3142622B2 (ja) 2001-03-07

Similar Documents

Publication Publication Date Title
JP2000250427A (ja) 表示パネル
JP3202525B2 (ja) 電気回路基板及びそれを備えた表示装置
JP2003195785A (ja) マトリクスアレイ基板及びその製造方法
JP2978684B2 (ja) 液晶表示装置
JP3254230B2 (ja) 液晶ディスプレイパネルの配線構造
KR100194690B1 (ko) 액정 표시 모듈
JPH05203917A (ja) 表示装置
JPH05303109A (ja) 液晶表示装置
JPH06242462A (ja) 液晶表示装置
JP3769979B2 (ja) 表示パネル及びそれを備えた表示装置
JP3778759B2 (ja) 表示装置
JP2848379B2 (ja) フレキシブル回路基板および液晶表示装置
JP2920843B2 (ja) 液晶表示装置
JP2001056479A (ja) 半導体装置及びその接合構造
JP2737986B2 (ja) 液晶装置
JP2626389B2 (ja) チップ部品
JPH03271791A (ja) 液晶表示装置等における駆動回路実装構造
JPH0828395B2 (ja) フレキシブル回路基板および液晶表示装置
KR100696618B1 (ko) 액정 디스플레이 모듈 구조
JPH1093210A (ja) フレキシブル回路基板および液晶表示装置
JP2000321589A (ja) 表示パネル
JP3185265B2 (ja) 液晶表示装置
JP3994637B2 (ja) 液晶表示装置
JP2535878Y2 (ja) Ic素子
JPH11183924A (ja) 液晶表示素子

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071222

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20081222

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20091222

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20111222

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20121222

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 12