KR970009861B1 - 반도체 웨이퍼의 제조방법 - Google Patents
반도체 웨이퍼의 제조방법 Download PDFInfo
- Publication number
- KR970009861B1 KR970009861B1 KR1019930008986A KR930008986A KR970009861B1 KR 970009861 B1 KR970009861 B1 KR 970009861B1 KR 1019930008986 A KR1019930008986 A KR 1019930008986A KR 930008986 A KR930008986 A KR 930008986A KR 970009861 B1 KR970009861 B1 KR 970009861B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- grinding
- semiconductor wafer
- semiconductor
- pickup
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 97
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000227 grinding Methods 0.000 claims description 82
- 238000000034 method Methods 0.000 claims description 50
- 239000013078 crystal Substances 0.000 claims description 16
- 235000012431 wafers Nutrition 0.000 description 138
- 238000010586 diagram Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 241000701364 Thermoproteus tenax virus 1 Species 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02013—Grinding, lapping
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B41/00—Component parts such as frames, beds, carriages, headstocks
- B24B41/06—Work supports, e.g. adjustable steadies
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/959—Mechanical polishing of wafer
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Mechanical Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
Abstract
내용 없음.
Description
제1도는 결정로드(crystal rod)를 연삭하여 반도체 웨이퍼를 절삭하는 단면(end face)표면의 단면도.
제2도는 웨이퍼 픽업(wafer pickup)상에 제1표면-연삭면에 의한 반도체 웨이퍼의 고정을 나타낸 단면표면 설정도.
제3도는 웨이퍼 픽업의 회전축에 대하여 경사되어 있는 연삭공구의 회전축으로 반도체 웨이퍼를 연삭하는 단면표면위 상태도.
제4도는 제2표면에 의해 웨이퍼 픽업상에 반도체 웨이퍼를 설정하는 단면표면의 상태도.
제5도 그 웨이퍼 픽업상에 반도체 웨이퍼를 고정하는 단면표면 상태도.
제6도 그 웨이퍼 픽업의 픽업표면과 평행한 웨이퍼표면을 연산하는 단면표면 상태도.
제7도 그 웨이퍼 픽업에서 반도체 웨이퍼를 제거하는 단면표면 상태도.
* 도면의 주요부분에 대한 부호의 설명
1 : 로드형상반도체결정(rod-like semiconductor crystal)
2 : 단면(end face) 3 : 환상톱 (annular saw)
4 : 반도체 웨이퍼(semiconductor wafer) 5 : 제1표면(first surface)
6 : 제2표면(second surface) 7 : 픽업(pickup)
8 : 회전축(연삭공구) 9 : 회전출(픽업)
10 : 픽업면(pickup face)
이 발명은 일정하게 연삭병형을 한 반도체에 웨이퍼의 제조방법에 관한 것이다.
반도체 웨이퍼에 제조에 있어서, 가급적 평편한 웨이퍼를 얻고저 할 때 상당한 노력이 들었다.
전자구성부품의 웨이퍼 표면에 대한 광식각처리(photo lithographic application)에 의해 현재 기준이되는 집적화밀도(intergration density)에서 가장 평편한 웨이퍼 표면만이 아무런 결합없이 얻을 수 있다.
따라서, 종래에는 로드형상 단결정에서 웨이퍼의 톱질작업(sawing)을 시작하여 랩핑(lapping)과 폴리싱(polishing)방법에 의한 반도체 웨이퍼의 표면 마무리에 이르기까지 처리하여 적어도 한 평면을 가진 웨이퍼를 얻는데 노력하였다.
그러나, 반도체 웨이퍼의 또다른 처리과정에 있어서, 그 얻어진 반도체 웨이퍼의 평탄면(flatness)에 손상을 주는 처리공정이 일반적으로 필요로 하였다.
웨이퍼형상이 원형이므로, 그 반도체 웨이퍼의 회전대칭변형은 웨이퍼표면의 단일측면처리에서 자주 관찰되었다.
이와같이, 예로서 바람직한 웨이퍼 표면상에서 하나이상의 재료층의 형성 또는 처리[예로서 에피탁시(epitaxi)또는 산화에 의해 처리] 에 의해 그 반도체 웨이퍼의 회전대칭변형(rotationally symmetrical deformation)을 일으키는 반도체에서 응력을 발생하였다.
반도체 웨이퍼를 그 한쪽면에 에칭(etching), 도핑(dopping) 또는 손상처리(damagetreatment)(결정인자의 결함발생)를 할 경우 동일한 현상이 발생하였다.
정밀한 검사에 의해, 이와 같이 휘어진(bowed) 반도체 웨이퍼를 나타내었다.
반도체 웨이퍼의 변형에 대한 인식 방법은 휨(warp)이 있다.
이 휨은 기준면에서 반도체 웨이퍼의 중심면까지의 최저거리와 최고거리 사이의 차이로 정하여 진다.
예로서, 이것은 미국표준 ASTM F657-80에 의한 측정방법으로 측정할 수 있다.
위에서 설명한 반도체 웨이퍼의 일측면처리는 추가적인 회전대칭변형에 대하여 충분히 보상하도록 하며 일측면처리전에 그 반도체 웨이퍼를 일정하게 변형시키지 않을 경우 이상적으로 평탄한 평면의 평행한 웨이퍼면에 대하여 0(zero)과 동일한 휨(warp)을 증가시킨다.
후자의 경우, 그 휨이 더 적어져 전자구성부품의 결함없는 광식각처리에 필요로 하는 평탄한 웨이퍼(falt wafer)가 얻어지게 된다.
반도체 웨이퍼의 총두께변화량(total thickness variation)(TTV값)은 그 웨이퍼 표면의 평행도(paralleism)에 접근(accessing)시키는데 특히 적합하다.
다수의 점측정(point measurements)으로 측정된 반도체 웨이퍼의 최대 및 최저 두께값차이의 절대량은 TTA값으로 된다.
따라서, 그 반도체 웨이퍼표면의 일측면처리결과로 그 반도체 웨이퍼가 변형될 경우 그 TTV값은 변화되지 않는다.
그러나, 그 사전필요요건은 그 처리가 그 웨이퍼두께를 불균일하게 변화시키지 않도록 하는데 있다.
독일공개특허공보 DE 3906 091Al 및 그 대응되는 미국특허 제 4,991,475호 공모명세서에서는 환상톱(annular saws)에 의해 결정로드에서 반도체 웨이퍼를 절삭할때에는 어떤 파라미터(parameters)에 영향을 줌으로써 변형된 반도체 웨이퍼가 형성될수 있다는 기술구성에 대하여 기재되어 있다.
그러나 이 방법의 정도(precision)는 일정한 변형(defind deformation)(일정한 휨 : defined warp)을 다시 형성할 수 있는 반도체 웨이퍼를 제조하는데 불충분하다.
따라서, 이 발명은 일정한 변형(일정한 휨을 가짐)을 가진 연삭 반도체 웨이퍼(ground semiconductorwafers)와, 이와같은 반도체 웨이퍼를 제조할 수 있는 방법을 제공한다.
이 방법에 의한 반도체 웨이퍼는 회전대칭곡면형성전면(rotationally symmetrical curved front)과 그 전면에 평행하게 형성된 배면을 가진다.
그 전면의 곡률(curvature)은 반도체 웨이퍼의 표면을 연삭하여 형성한다.
그 회전대칭곡률은 모옥형상, 볼록형상 또는 원뿔형상 형성하는 것이 바람직하다.
그 반도체 웨이퍼의 휨(warp)표시로서 반도체 웨이퍼의 변형 정도를 일정하게 조정한다.
그 휨의 사전조정은 아래에 설명되는 방법에 의해 할수 있다.
첫째로, 환상톱(annular saw)에 의해 로드형상반도체 결정의 단면(end)으로부터 공지의 방법으로 반도체 웨이퍼를 절삭한다.
가급적 평탄한 적어도 하나의 웨이퍼표면을 그 선택한 톱질방법으로 남겨놓도록 한다.
그 결정로드의 전단면 연삭(prior end grinding)의해 형성된 반도체 웨이퍼의 일측면상에 하나의 표면-연삭면을 형성하는 것이 바람직하다.
이와 같은 톱질 방법은 독일 특허 DE3613132C2 명세서와 그 대응되는 미국특허 제 4,896,459호 명세서에 기재되어 있다.
그 결정로드에서 절삭된 반도체 웨이퍼는 표면연삭기의 픽업(pickup)상에서 제1표면(first surface)에 의해 위치를 설정한다.
평면도(flatness)가 더 큰 그 반도체 웨이퍼의 측면은 반도체 웨이퍼의 제1표면으로 한다.
그 결정로드의 단면(end face)의 반도체 웨이퍼를 절삭하기 전에 표면연삭을 할 경우 그 반도체 웨이퍼는 그 표면-연삭면에 의해 그 웨이퍼픽업상에 설정된다.
그 다음, 그 반도체 웨이퍼의 대향한 제2표면은 제1연삭공정에서 연삭을 한다.
적합한 표면연삭기는 특히 유럽큭허출원 EP272 531 Al에서 설명한 표면회전식 연삭의 작동원리를 사용한 단일-웨이퍼 연삭이다.
이 경우 반도체 웨이퍼상에서 고정된 웨이퍼픽업(wafer pickup)만이 아니라 축방향 공급연삭공구(예로서 디스크휠 또는 주변 연삭휠)(disk wheel or peripheral grinding wheel)는 회전한다.
제1연삭공정에서 반도체 웨이퍼의 제2표면을 연삭할 때 그 연삭공구의 회전축은 그 웨이퍼픽업의 회전축에 대하여 경사지도록 하여야 한다.
이와 같이 처리한 결과, 회전대칭의 곡면형성면을 가진 반도체 웨이퍼가 제조된다.
그 웨이퍼표면의 곡률은 경사각에 따라 좌우되며, 웨이퍼픽업과 연삭 공구의 회전축은 그 표면회전식 연삭을 할 때 서로간에 대하여 경사각을 가져 일정하게 고정할 수 있다.
이 방법의 제1연삭공정후, 반도체웨이퍼는 뒤집어 바로 연삭시킨 제2표면에 의해 웨이퍼픽업상에 고정시킨다.
반도체 웨이퍼의 제1표면 전체는 그 웨이퍼픽업상에서 접선방법으로 설정되어야한다.
그 반도체 웨이퍼는 직공픽업에 흡수되어 그 픽업면(pickup face)과 완전일치하도록 하는 것이 바람직하다.
이 상태에서, 제1웨이퍼면은 이 방법의 제2연삭공정에서 웨이퍼픽업의 픽업면과 평행하게 연삭된다.
이미 설명한 표면회전식연삭이외에 플런즈-절삭연산(plunge-cut grinding) 및 표면측면연산방법(surface side grinding methods)을 사용할 수 있다.
후자의 경우 연삭공구만이 회전된다.
그 반도체 웨이퍼가 제2연삭공정후 그 웨이퍼픽업에서 이탈될 때 제1연삭공정에 의해 주로 구성된 일정한 형상으로 탄력에 의해 복귀한다(spring back).
그 웨이표면은 회전대칭으로 곡면을 형성하여 서로 평행하게 형성한다.
그 반도체 웨이퍼는 그 경사각의 선택에 의해 제1연삭공정에서 정해진 일정한 연삭변형(일정하게 연삭한 휨 : warp ground in defined way)을 가지며, 그 연산공구와 웨이퍼픽업의 회전축은 서로간에 경사각을 취한다.
이 방법의 또 다른 예로서 표면측면연삭기를 제1연삭공정엥서 사용하며, 연삭면을 새들(saddle)형상으로 나타내도록 그 공구를 공급한다.
제2연삭공정후에는 반도체 웨이퍼가 새들형상으로 변형되어 평행표면을 가진다.
따라서, 제1반도체 웨이퍼연삭공정에서 그 웨이퍼표면에 형성된 곡률은 회전대칭이 되게 할 필요는 없다.
이 방법은 탄력이 충분한 모든 반도체 웨이파에 대하여 처리할 수 있고, 그 픽업면과 대향하는 웨이퍼면이 접선방향으로 충분히 설정되게 제2연삭공정의 웨이퍼 픽업상에서 파쇄됨이 없이 사용할 수 있다.
이 방법을 사용하여 더 커진 휨(warp)을 설정할 수 있고 그 직경이 더 커지면 사용한 반도체 웨이퍼의 두께는 더 작아진다.
이 방법에 특히 적합한 실리콘 웨이퍼에 있어서, 웨이퍼표면의 일측면처리결과 기대되는 다수의 휨변형을 얻을 수 있다.
일측면상에 처리되는 실리콘웨이퍼에 있어서, 그 휨은 주로 직경 200mm의 웨이퍼에 대하여 약 50um이내이며 직경 100mm의 웨이퍼에 대하여 약 150um이내이다.
이 발명에 의한 반도체 웨이퍼의 휨을 조절할수 있는 정도(precision)는 제1연삭공정전에 반도체 웨이퍼에 평탄도에 따라, 그리고 제1연삭공정중에 그 연삭공구의 회전축이 일직선정렬을 할 수 잇는 정도에 따라 좌우된다.
현재 시판되는 기계를 사용하여 2μm의 정도를 가진 휨 조절은 실리콘웨이퍼에 대하여 가능하다.
이 방법의 특히 바람직한 실시예 제1도내지 제7도에 따라 아래에 구체적으로 설명하며, 이들의 도면은 각각 이 방법의 공정을 개략적으로 동시에 나타낸 것이다.
이 발명은 이 실시예에 한정된 것은 아니다.
도면에 따라 이 발명을 설명한다.
제1도는 로드형상반도체결정(rod-like semiconductor crystal)(1)의 단면(end face)으로부터 반도체 웨이퍼를 절삭하는 작동상태를 나타낸다.
이 도면은 환상톱(annular saw)(3)의 톱날이 그 반도체 웨이퍼를 절삭하기 전에 또는 절삭중에 그 로드형상반도체결정(1)의 단면(2)이 연삭되는지의 여부판단과 무관하다.
그 얻어진 반도체 웨이퍼(4)는 표면-연삭을 한 제1표면(surface-ground first surface)(5)과 덜 평탄한 제1표면(6)(제2도)을 가진다.
그 반도체 웨이퍼는 회전식표면연삭기(rotary surface grinding machine)의 픽업(pickup)(7)상에서 제1표면에 의해 설정시키고 진공으로 하여 고정시킨다.
그 픽업(7)은 다음의 표면연삭중에 설정시킨 반도체 웨이퍼를 따라 회전한다.
그 연삭공구의 회전축(8)이 이 방법의 제1연삭공정중에 그 픽업(7)의 회전축(9)에 대하여 경사지게 구성되어 있음을 제3도에서 알 수 있다.
원래, 그 연삭공구의 회전축은 그 웨이퍼픽업의 회전축에 대하여 하나의 공간방향(spatial direction)예로서 우측 또는 후부측(rear) 방향으로, 또는 두 공간방향예로서 우측과 후부측방향으로 경사지게 할수 있다.
그 연삭웨이퍼면(ground wafer surface)은 제1연삭공정을 거친 결과 곡면형상이 얻어진다.
그 연삭웨이퍼면의 곡률(curvature)은 회전대칭(rotationally symmetrical)으로 형성되고, 회전고정축의 경사배열에 따라 오목형상(concave), 볼록형상(convex)(두 공간방향에서 연삭공구의 회전축경사를 가진 구면세그멘트의 형상)또는 원뿔형상(conical)(하나의 공간방향에서 연삭공구의 회전축경사를 가짐)을 가진다.
제4도에 의해, 그 반도체 웨이퍼는 뒤집어 곡면으로 형성한 제2표면(6)에 의해 웨이퍼의 픽업(7)상에 설정한다.
반도체 웨이퍼가 그 픽업면상에서 접선방향으로 제2표면전체에 의해 설정되도록 그 반도체 웨이퍼를 흡수하는 진공픽업을 사용하는 것이 바람직하다.
제5도에 나타낸 바와같이, 그 반도체가 탄성으로 구성되어 있으므로, 그 흡수된 웨이퍼면의 곡률이 그 반도체 웨이퍼의 대향한 제1표면상에 그대로 전달된다.
이것은 그 반도체 웨이퍼가 웨이퍼픽업상에 고정되어 있는 경우이다.
제6도는 그 진공픽업상에 흡수된 반도체 웨이퍼의 자유로운 제1표면(5)이 제2연삭공정에서 그 픽업면(10)과 평행하게 형성한 연삭상태를 나타낸다.
그 픽업면(10)이 도면에서 평탄하고 수평지게 나타내고 있으나, 반드시 이와같이 할 필요는 없다.
그 픽업면은 또다른 형상을 가질수 있으며, 예로서 원뿔형상으로 형성할 수 있다.
이와 같은 경우, 그 픽업과 연산공구의 회전축이 알맞게 경사지도록 구성되어야 하기 때문에 그 픽업면에 평행하게 그 웨이퍼 제1표면을 연삭하는 것은 더 한층 복잡할 뿐이다. 그 반도체 웨이퍼가 제7도 에서와 같이 연삭된 후 진공픽업에서 이탈될 경우, 응력을 받지 않은 형상으로 탄력에 의해 복귀한다.(spring back).
이 경우, 웨이퍼의 제1,2표면(5,6)은 서로 평행하게된다.
제1연삭공정 결과 제2표면의 곡률에 따라 일정하게 반도체 웨이퍼가 변형된다.
제2연삭공정후 얻어진 반도체 웨이퍼의 휨은 연삭공구와 픽업의 회전축 경사위치에 의해 제1연삭공정에서 일정하게 조정할 수 있다.
그 반도체 웨이퍼의 변형은 그 결정구조에 대하여 압인되므로(impress), 그 반도체 웨이퍼는 그 공정변형이 그 처리에서 손상됨이 없이 래핑(lapping), 에칭(etching), 또는 폴리싱(polishing)등의 표준 제조방법을 사용하여 더 처리할 수 있다.
위에서 설명한 방법은 표면-절삭 반도체 웨이퍼의 제조에 효과적인 것으로 그 웨이퍼의 휨(warp)은 측변웨이퍼처리에서 기대되는 웨이퍼변형을 보상받도록 선택하여 이와같이 처리한 후 평면-평행표면은 가진 반도체 웨이퍼가 구성된다.
이 발명을 한 실시예에 따라 아래에 설명한다.
환상톱으로 로드형상이 실리콘이 단결정에서 18개의 반도체 웨이퍼전부를 절삭하였다.
그 로드형상의 실리콘 단결정 단면(end face)을 톱질작업전에 표면연삭을 하였다.
그 제조된 반도체 웨이퍼는 직경 200mm, 두께 760μm이었다.
이들의 반도체 웨이퍼 6개 그룹(group)각각은 이 발명에 의한 발명에 의해 25μm, 45μm, 및 75μm의 범위로 하여 일정한 휨(defined warp)으로 구성하도록 하였다.
제1연삭공정에서 회전표면연삭을 하는 동안에 그 연삭공구의 회전축은 그 웨이퍼픽업의 회전축에 대하여 두 공간방향(우측과 후부측방향으로 )으로 경사지게 하여 그 연삭웨이퍼표면이 구상세그멘트(sherical segment)형상을 나타내었다.
이 연삭공정중에 그 반도체 웨이퍼는 그 결정의 단면연삭을 할 때 표면연삭을 한 이들의 표면에 의해 진공픽업상에 설정하였다.
그 연삭 반도체 웨이퍼가 필요한 힘(warp)에 대응되는 TTV값을 그 회전축 경사각을 선택하였다.
유도차압측정프로브(inductive differential measurment probe)에 의해 돔형상(dome shape) 및 돔 높이를 첵크하였다.
그 다음 이와같이 하여 연삭한 웨이퍼를 뒤집어 그 진공 픽업과 대향하는 웨이퍼표면이 그 진공픽업면과 완전히 접촉되도록 그 진공픽업상에 흡수시켰다.
제2연삭공정에서 그 회전연삭공구의 회전축은 그 반도체 웨이퍼가 픽업면과 평행하게 연삭되도록 일직선 정렬로 시켰다.
완전연삭을 한 반도체 웨이퍼는 그 연삭처리결과 표면하부의 손상(subsurface damage)을 제거하기 위하여 그 웨이퍼표면에서 균일하게 그 웨이퍼재질을 제거시키는 표준에칭처리를 하였다.
최종적으로, 이들 웨이퍼는 TTV값은 웨이퍼의 평행도(parallelism)측정치로 정하였으며, 그 휨은 웨이퍼의 변형 측정치로 정하였다.
다음 표에 열거한 측정성적에서 제1연삭공정에서 정한 TTV값은 완전연삭을 한 반도체 웨이퍼의 휨과 상관관계를 가져 그 필요한 휨에서 최저범위에서만 변화되었다.
또, 형성된 반도체 웨이퍼의 표면은 사실상 평행하게 되었다.
(주) TTV1 : 제1연삭공정후의 TTV값(μm)
TTV2 : 제2연삭공정과 에칭후의 TTV값(μm)
휨2 : 제2연삭 및 에칭 처리후의 휨(μm)
Claims (2)
- 로드형상 반도체 결정(rod-shaped semiconductor crystal) 단면(end face)에서 절삭한 반도체 웨이퍼로부터 연삭휨변형(ground warp deformation)을 한 반도체 웨이퍼의 제조방법에 있어서, ㅁ) 회전축을 가진 웨이퍼픽업(wafer pickup)에서 반도체 웨이퍼를 그 평탄한 제1표면(first flat surface)으로 고정하고,)제1연삭공정(first grinding step)에서는 그 반도체 웨이퍼의 대향한 제2표면을 회전축을 가진 연삭공구로 연삭하고 그 연삭공구와 웨이퍼픽업은 연삭할 때 회전시키며 그 연삭공구의 회전축은 웨이퍼픽업의 회전축에 대하여 하나 또는 두 공간방향(spatial direction)으로 경사시키고, c)제2연삭공정에서는 그 웨이퍼픽업의 픽업면(pickup face)에 평행한 반도체 웨이퍼의 제1표면을 연삭하고 제2연삭공정중에 그 반도체 웨이퍼의 제2표면이 그 웨이퍼픽업에 접선방향으로 지지함을 특징으로 하는 제조방법.
- 제1항에 있어서, 그 반도체 웨이퍼를 연삭단면을 가진 로드형상반도체결정에서 연삭하며, 그 반도체 결정 연삭단면은 절삭 완료후에 반도체 웨이퍼의 제1표면으로 구성함을 특징으로 하는 제조방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE92-P4224395 | 1992-07-23 | ||
DE4224395A DE4224395A1 (de) | 1992-07-23 | 1992-07-23 | Halbleiterscheiben mit definiert geschliffener Verformung und Verfahren zu ihrer Herstellung |
DE92-P4224395.5 | 1992-07-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940002964A KR940002964A (ko) | 1994-02-19 |
KR970009861B1 true KR970009861B1 (ko) | 1997-06-18 |
Family
ID=6463959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930008986A KR970009861B1 (ko) | 1992-07-23 | 1993-05-24 | 반도체 웨이퍼의 제조방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5400548A (ko) |
EP (1) | EP0580162B1 (ko) |
JP (1) | JP2582030B2 (ko) |
KR (1) | KR970009861B1 (ko) |
DE (2) | DE4224395A1 (ko) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4415132C2 (de) * | 1994-04-29 | 1997-03-20 | Siemens Ag | Verfahren zur formgebenden Bearbeitung von dünnen Wafern und Solarzellen aus kristallinem Silizium |
US5968849A (en) * | 1995-06-26 | 1999-10-19 | Motorola, Inc. | Method for pre-shaping a semiconductor substrate for polishing and structure |
US5821166A (en) * | 1996-12-12 | 1998-10-13 | Komatsu Electronic Metals Co., Ltd. | Method of manufacturing semiconductor wafers |
DE19722679A1 (de) * | 1997-05-30 | 1998-12-03 | Wacker Siltronic Halbleitermat | Scheibenhalter und Verfahren zur Herstellung einer Halbleiterscheibe |
WO1999009588A1 (en) * | 1997-08-21 | 1999-02-25 | Memc Electronic Materials, Inc. | Method of processing semiconductor wafers |
DE10009656B4 (de) * | 2000-02-24 | 2005-12-08 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe |
US6828163B2 (en) * | 2000-11-16 | 2004-12-07 | Shin-Etsu Handotai Co., Ltd. | Wafer shape evaluating method and device producing method, wafer and wafer selecting method |
JP3838341B2 (ja) * | 2001-09-14 | 2006-10-25 | 信越半導体株式会社 | ウェーハの形状評価方法及びウェーハ並びにウェーハの選別方法 |
DE10147634B4 (de) * | 2001-09-27 | 2004-07-08 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe |
FR2848336B1 (fr) * | 2002-12-09 | 2005-10-28 | Commissariat Energie Atomique | Procede de realisation d'une structure contrainte destinee a etre dissociee |
DE102005012446B4 (de) * | 2005-03-17 | 2017-11-30 | Siltronic Ag | Verfahren zur Material abtragenden Bearbeitung einer Halbleiterscheibe |
DE102005045338B4 (de) * | 2005-09-22 | 2009-04-02 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
DE102005045337B4 (de) * | 2005-09-22 | 2008-08-21 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
DE102005045339B4 (de) * | 2005-09-22 | 2009-04-02 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
DE102008026784A1 (de) | 2008-06-04 | 2009-12-10 | Siltronic Ag | Epitaxierte Siliciumscheibe mit <110>-Kristallorientierung und Verfahren zu ihrer Herstellung |
DE102008059044B4 (de) * | 2008-11-26 | 2013-08-22 | Siltronic Ag | Verfahren zum Polieren einer Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht |
DE102009004557B4 (de) * | 2009-01-14 | 2018-03-08 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
DE102009010556B4 (de) | 2009-02-25 | 2013-11-07 | Siltronic Ag | Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
DE102009025242B4 (de) * | 2009-06-17 | 2013-05-23 | Siltronic Ag | Verfahren zum beidseitigen chemischen Schleifen einer Halbleiterscheibe |
DE102009038941B4 (de) | 2009-08-26 | 2013-03-21 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe |
DE102009048436B4 (de) * | 2009-10-07 | 2012-12-20 | Siltronic Ag | Verfahren zum Schleifen einer Halbleiterscheibe |
DE102009051008B4 (de) | 2009-10-28 | 2013-05-23 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe |
DE102010005904B4 (de) * | 2010-01-27 | 2012-11-22 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe |
DE102010014874A1 (de) | 2010-04-14 | 2011-10-20 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe |
CN103551957B (zh) * | 2013-11-01 | 2016-04-20 | 苏州辰轩光电科技有限公司 | 单面抛光机 |
JP7035777B2 (ja) * | 2017-06-02 | 2022-03-15 | 信越化学工業株式会社 | 半導体用基板およびその製造方法 |
CN110125730A (zh) * | 2018-02-07 | 2019-08-16 | 蓝思科技(长沙)有限公司 | 陶瓷盖板的平面度矫正方法和平面度矫正设备 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8337C (ko) * | 1915-11-01 | |||
US2699633A (en) * | 1949-02-09 | 1955-01-18 | Optron Lab | Precision supporting of articles |
FR2013944A1 (ko) * | 1968-07-30 | 1970-04-10 | Thielenhaus Maschf | |
CH574612A5 (en) * | 1974-10-03 | 1976-04-15 | Celestron Pacific | Mfg. of Schmidt correction plate - uses thin glass plate placed over glass matrix block |
JPS6193614A (ja) * | 1984-10-15 | 1986-05-12 | Nec Corp | 半導体単結晶基板 |
DE3613132A1 (de) * | 1986-04-18 | 1987-10-22 | Mueller Georg Nuernberg | Verfahren zum zerteilen von harten, nichtmetallischen werkstoffen |
EP0272531B1 (en) * | 1986-12-08 | 1991-07-31 | Sumitomo Electric Industries Limited | Surface grinding machine |
DE3737540C1 (de) * | 1987-11-05 | 1989-06-22 | Mueller Georg Nuernberg | Verfahren und Maschine zum Herstellen von Ronden mit zumindest einer planen Oberflaeche |
DE3906091A1 (de) * | 1989-02-27 | 1990-08-30 | Wacker Chemitronic | Verfahren zum zersaegen von stabfoermigen werkstuecken in scheiben mittels innenlochsaege, sowie innenlochsaegen zu seiner durchfuehrung |
JPH0355822A (ja) * | 1989-07-25 | 1991-03-11 | Shin Etsu Handotai Co Ltd | 半導体素子形成用基板の製造方法 |
JPH0376119A (ja) * | 1989-08-17 | 1991-04-02 | Sumitomo Electric Ind Ltd | 曲面の研削方法 |
JP2535645B2 (ja) * | 1990-04-20 | 1996-09-18 | 富士通株式会社 | 半導体基板の製造方法 |
-
1992
- 1992-07-23 DE DE4224395A patent/DE4224395A1/de not_active Withdrawn
-
1993
- 1993-05-24 KR KR1019930008986A patent/KR970009861B1/ko not_active IP Right Cessation
- 1993-06-03 JP JP5156334A patent/JP2582030B2/ja not_active Expired - Lifetime
- 1993-07-07 US US08/088,171 patent/US5400548A/en not_active Expired - Lifetime
- 1993-07-22 DE DE59308969T patent/DE59308969D1/de not_active Expired - Lifetime
- 1993-07-22 EP EP93111758A patent/EP0580162B1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR940002964A (ko) | 1994-02-19 |
EP0580162B1 (de) | 1998-09-09 |
JP2582030B2 (ja) | 1997-02-19 |
EP0580162A1 (de) | 1994-01-26 |
DE59308969D1 (de) | 1998-10-15 |
JPH06260459A (ja) | 1994-09-16 |
US5400548A (en) | 1995-03-28 |
DE4224395A1 (de) | 1994-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970009861B1 (ko) | 반도체 웨이퍼의 제조방법 | |
US5389579A (en) | Method for single sided polishing of a semiconductor wafer | |
US8038511B2 (en) | Method for machining chamfer portion of semiconductor wafer and method for correcting groove shape of grinding stone | |
US6672943B2 (en) | Eccentric abrasive wheel for wafer processing | |
US7704126B2 (en) | Method for producing a semiconductor wafer with profiled edge | |
US4756796A (en) | Method of producing wafer | |
JP3328193B2 (ja) | 半導体ウエーハの製造方法 | |
US7108583B1 (en) | Method for removing material from a semiconductor wafer | |
US8092278B2 (en) | Reclamation method of semiconductor wafer | |
US6599760B2 (en) | Epitaxial semiconductor wafer manufacturing method | |
JP3459058B2 (ja) | ウェーハ面取り方法 | |
JP6610587B2 (ja) | ウェーハの製造方法 | |
JP2006159334A (ja) | ダイシングドレステーブル構造及びダイサ | |
JP5074845B2 (ja) | 半導体ウェハの研削方法、及び半導体ウェハの加工方法 | |
JPH0855825A (ja) | シリコンウェハの形成方法 | |
CN113957532A (zh) | 具有用于减少裂缝的最佳晶面取向的碳化硅晶体衬底及其生产方法 | |
JPS58100432A (ja) | ウエハの面取り加工方法 | |
JPS61114813A (ja) | 切断方法 | |
JPH03184756A (ja) | ウエーハの研削加工方法 | |
JPH1131670A (ja) | 半導体基板の製造方法 | |
JPS6381934A (ja) | ウエハおよびその製造方法 | |
JPH03104545A (ja) | 平面研削装置 | |
JP7230746B2 (ja) | 単結晶シリコンの酸素濃度又は炭素濃度の測定方法 | |
JPH02274459A (ja) | 半導体ウェーハの自動平面研削方法及びその装置 | |
JPH09246130A (ja) | 半導体ウエハおよびその製造方法並びにそれを使用した半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121129 Year of fee payment: 16 |
|
EXPY | Expiration of term |