JP7035777B2 - 半導体用基板およびその製造方法 - Google Patents

半導体用基板およびその製造方法 Download PDF

Info

Publication number
JP7035777B2
JP7035777B2 JP2018089007A JP2018089007A JP7035777B2 JP 7035777 B2 JP7035777 B2 JP 7035777B2 JP 2018089007 A JP2018089007 A JP 2018089007A JP 2018089007 A JP2018089007 A JP 2018089007A JP 7035777 B2 JP7035777 B2 JP 7035777B2
Authority
JP
Japan
Prior art keywords
sori
substrate
transfer
semiconductor substrate
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018089007A
Other languages
English (en)
Other versions
JP2018207097A (ja
Inventor
修平 上田
正樹 竹内
大雄 岡藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to CN201810553227.7A priority Critical patent/CN108987413B/zh
Publication of JP2018207097A publication Critical patent/JP2018207097A/ja
Application granted granted Critical
Publication of JP7035777B2 publication Critical patent/JP7035777B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Surface Treatment Of Glass (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、半導体用基板およびその製造方法に関する。
半導体集積回路(LSI:Large Scale Integration)やTFT-LCD(Thin Film Transistor-Liquid Crystal Display)においては、微細化、高速動作の要求が高まっており、半導体用基板上に作製される膜は、より緻密になってきている。
ポリシリコンTFT用の基板は、その平坦性が損なわれると、液晶表示装置製造工程においてガラスウェーハをチャックする場合や、ロボット搬送する場合に、吸着しないまたは把持できない等の不都合が生じたり、ポリシリコンTFTを形成する過程の微細なパターンを施すフォトリソグラフィ工程において、パターンの重ね合わせが悪くなったりする等の不都合が生じる。
また、液晶パネルでは、2枚の透明ガラス体同士の平坦度が合わないと、その中に挟まれる液晶の膜厚も均一になりにくく、色ムラ等が生じて品質上の不都合も生じる。
さらに、ポリシリコン薄膜を用いてTFT-LCDを製造する場合、処理温度が1000℃以上に達するため、基板が粘性変形を起こして反り変形が生じる。
これらの問題を解決すべく、例えば、特許文献1では、水酸基濃度および塩素濃度の含有量を抑えることで、耐熱性に優れ、かつ高純度な石英ガラス材料からなる能動素子基板を提供する方法が提案されている。
また、特許文献2では、基板の表裏面に窒化珪素膜を形成することにより、窒化珪素膜の応力が基板の裏表面で相殺され、基板の反りを発生させない方法が提案されている。
さらに、特許文献3では、フッ素濃度を一定範囲内にし、かつアルカリ金属酸化物を実質的に含有しない石英ガラスを用いることで、仮想温度による密度変化を小さくして、高温処理前後の寸法安定性に優れたポリシリコンTFT式LCD用石英ガラス基板を得る手法が開示されている。
特開平6-11705号公報 特開平11-121760号公報 特開2005-215319号公報
しかし、特許文献1の方法では、石英ガラス材料の平坦性を向上させたとしても、その後のポリシリコン薄膜の膜応力による変形を抑制することはできない。
また、特許文献2の方法では、基板の表裏面に同じ膜を構成しない限り、反りの発生を解消することができないが、TFT側およびカラーフィルター側の両面が同じ膜で構成されることは一般的ではないため、この方法でも変形を抑制することは難しい。
さらに、特許文献3の手法でも、高温処理前後の寸法安定性には優れるものの、膜応力による変形を抑制できるものではない。
本発明は、上記事情に鑑みなされたものであり、成膜や高温加熱処理を行った場合でも、変形のない、または変形の少ない半導体用基板およびその製造方法を提供することを目的とする。
本発明者らは、上記目的を達成するため鋭意検討した結果、半導体用基板の製造において通常使われる両面ラップ装置、片面ラップ装置、両面研磨装置または片面研磨装置のような製造装置を用いて、低コストで再現性良く、SORIやBOWが任意にコントロールされ、かつ厚みばらつきが少ない半導体用基板を製造できること、より具体的には、上記装置により、膜応力や高温加熱処理により半導体用基板が変形することを前提とし、予めこれらの変形量を考慮して意図的にこれらの変形と逆の方向に反った形状の基板を作製することで、成膜や高温加熱処理を行った場合でも、変形のない、または変形の少ない半導体用基板が得られることを見出し、本発明を完成した。
すなわち、本発明は、
1. 凸状のSORIを有する一方の面と、前記SORIと同程度の凹状のSORIを有する他方の面とを備え、かつ厚みばらつきが3μm以下であることを特徴とする半導体用基板、
2. 前記各面のSORIが、50~600μmである1の半導体用基板、
3. 前記凸状のSORIを有する一方の面のBOWが、+25~+300である1または2の半導体用基板、
4. 前記凹状のSORIを有する他方の面のBOWが、-25~-300である1~3のいずれかの半導体用基板、
5. 厚みが、0.5~3mmである1~4のいずれかの半導体用基板、
6. 前記半導体用基板の形状が、平面視で直径100~450mmの円形状または対角長100~450mmの矩形状である1~5のいずれかの半導体用基板、
7. 合成石英ガラス製である1~6のいずれかの半導体用基板、
8. ポリシリコンTFT用基板である1~7のいずれかの半導体用基板、
9. 表面および裏面を有し、これら表裏面の中心点を結んだ中心線上の中間点を通り、前記中心線と直交する面に対して前記表面および裏面が対称に向き合うようなSORIと厚みばらつきを有する転写用原盤を準備する準備工程と、前記転写用原盤を挟み込むようにして2枚の原料基板を両面ラップ装置に設置し、前記各原料基板における前記転写用原盤と接しない面を加工して前記転写用原盤の形状がそれぞれ片面に転写された2枚の転写基板を作製する転写工程と、前記転写基板の両面をラップすることにより、または前記転写基板における前記転写工程で前記転写用原盤の形状が転写されていない面のみをラップすることによりラップ加工基板を作製するラップ工程と、前記ラップ加工基板の両面または片面を研磨することを特徴とする半導体用基板の製造方法、
10. 表面および裏面を有し、これら表裏面の中心点を結んだ中心線上の中間点を通り、前記中心線と直交する面に対して前記表裏面のうちのいずれか一方の面が平行であり、かつ前記表裏面のうち原料基板と接する他方の面が、前記中心線に対して直交するとともに前記中心線に対して対称である転写用原盤を準備する準備工程と、前記転写用原盤の前記他方の面と接するようにして原料基板を片面ラップ装置に設置し、前記原料基板における前記転写用原盤と接しない面を加工して前記転写用原盤の形状が片面に転写された転写基板を作製する転写工程と、前記転写基板の両面をラップすることにより、または前記転写基板における前記転写工程で前記転写用原盤の形状が転写されていない面のみをラップすることによりラップ加工基板を作製するラップ工程と、前記ラップ加工基板の両面または片面を研磨することを特徴とする半導体用基板の製造方法
を提供する。
本発明によれば、膜応力や高温加熱処理による半導体用基板の変形を予め考慮した所定のSORIおよび厚みばらつきを有する半導体用基板を提供できる。このため、その後に成膜や高温加熱処理を行った場合でも、所望の形状の半導体用基板が得られる。
また、本発明の半導体用基板は、半導体用基板の製造において通常使われる両面ラップ装置や片面ラップ装置、または両面研磨装置や片面研磨装置を用いて低コストで再現性良く製造することができる。
本発明の半導体用基板のSORIの態様を示し、(A)は中心対称に凸状に反った状態を示し、(B)は凸状の頂点が中心からY軸方向にずれた凸状に反った状態を示し、(C)は線対称な凸状に反った状態を示す。なお、面上内部の曲線は高さを表す等高線を示す。 本発明の半導体用基板のSORIの説明図であり、Sは最小二乗平面を示し、aは面Sと半導体用基板Aの表面との距離の最小値を、bは面Sと半導体用基板Aの表面との距離の最大値を示す。 本発明の半導体用基板のBOWの説明図であり、eは表裏中間面を示し、S2はeから得られる基準面を示し、fは基板中心線を示し、fと交差するS2とeとの距離において、S2よりeが上側なら+d、S2より下側なら-dというように符合をdに付けたものがBOWと定義される。 本発明の半導体用基板の厚みばらつきcを示す図である。 本発明の第1実施形態に係る両面ラップ装置を用いた転写工程を示す概略図である。 第1実施形態で用いられる中心対称なSORIを有する転写用原盤を示す側面図である。 第1実施形態に係る両面ラップ装置を用いたラップ工程を示す概略図である。 本発明の第2実施形態に係る片面ラップ装置を用いた転写工程を示す概略図である。 第2実施形態で用いられる中心対称なSORIを有する転写用原盤を示す側面図である。 第2実施形態に係る片面ラップ装置を用いたラップ工程を示す概略図である。 第1実施形態の変形例に係る、中心対称ではないSORIを有する転写用原盤を示す側面図である。 第2実施形態の変形例に係る、中心対称ではないSORIを有する転写用原盤を示す側面図である。 第1実施形態の他の変形例に係る転写用原盤を示す上面図および側面図である。
以下、本発明について具体的に説明する。
本発明に係る半導体用基板は、凸状のSORIを有する一方の面と、このSORIと同程度の凹状のSORIを有する他方の面とを備え、かつ厚みばらつきが3μm以下であることを特徴とする。
このように、成膜や高温加熱処理を行った後に生じる変形と逆の方向に反った形状の半導体用基板を、成膜や高温加熱処理前に意図的に製造することにより、デバイスが作り込まれた段階や、組み立ての段階において、所望の形状の半導体用基板を得ることができるようになる。具体的には、成膜や高温加熱工程により凸に変化する場合は同程度の凹に、凹に変化する場合は同程度の凸に予め反った形状の半導体用基板を製造する。
本発明の半導体用基板におけるSORIは、最終的に得られる半導体用基板を所望の形状にし得るものであれば特に限定されるものではないが、ハンドリングの観点から、好ましくは50~600μm、より好ましくは100~400μm、より一層好ましくは100~200μmである。
本発明におけるSORIの態様としては、特に限定されるものではなく、例えば成膜や高温加熱工程により、半導体用基板が中心対称に凸状に変形する場合には、中心対称な凹状の半導体用基板を製造すればよく(図1(A)参照)、半導体用基板が凸状で頂点の中心がY軸方向にずれた凸状に変形する場合は、そのずれに合わせた凹状の半導体用基板を製造すればよく(図1(B)参照)、半導体用基板が中心を通る線に対して線対称な凸状に変形する場合は、線対称な凹状の半導体用基板を製造すればよい(図1(C)参照)。
ここで、本発明におけるSORIは、図2に示されるように、最小二乗平面Sと半導体用基板Aの表面との距離の最小値(絶対値)aと、最小値(絶対値)bとの和(SORI=|a|+|b|)をいう。
なお、基板表面が光を十分に反射して、装置リファレンス面との干渉縞が得られる場合、光干渉式フラットネステスターを用いてSORIを測定することができる。逆に、基板表面が粗面で干渉縞が得られない場合、基板表裏を挟み込むようにレーザ変位計を走査してSORIを求めることができる。
一方、本発明の半導体用基板において、厚みばらつき(TTV)は、露光時の合焦を容易にし、パターン太さを一定とすることを考慮して、3μm以下、好ましくは2μm以下、より好ましくは1μm以下である。
ここで、厚みばらつきとは、図4に示されるように、基板Aの面内で最も厚い部分の厚みから最も薄い部分の厚みを引いた値Cを意味する。なお、厚みばらつきは、SORIと同様にして、光干渉式フラットネステスターやレーザ変位計を用いて測定することができる。
また、本発明の半導体用基板は、上記凸状のSORIを有する一方の面のBOWが+25~+300であることが好ましく、さらに、上記凹状のSORIを有する他方の面のBOWが、-25~-300であることが好ましい。
本発明において、BOWは基板表面の中心と表面基準として得られた最小二乗平均面との高さの差を数値化し、基準面より上側にある場合は+符号を、下側にある場合は-符合を付けることと定義する。これにより、少なくとも基板中央において、基板の形状が凸か凹かを判断することができる。
SORIが凸状の場合は、その一方の面のBOWが、好ましくは+25~+300、より好ましくは+25~+200、より一層好ましくは+25~+100であり、他方の面のBOWが、好ましくは-25~-300、より好ましくは-25~-200、より一層好ましくは-25~-100である。
一方、SORIが凹状の場合は、その一方の面のBOWが、好ましくは-25~-300、より好ましくは-50~-200、より一層好ましくは-50~-100であり、他方の面のBOWが、好ましくは+25~+300、より好ましくは+50~+200、より一層好ましくは+50~+100である。
このように、上述した所定のSORIに加えて、BOWのように基板中央の高さを規定することにより、凸と凹を数値としてより明確にすることができ、所望の形状の半導体用基板を得ることができるようになる。
ここで、本発明におけるBOWは、図3に示されるように、表裏中間面eから得られる基準面S2と、これと直交する基板中心線fとの交点と表裏中間面eとの距離dにおいて、基準面S2より表裏中間面eが上側ならプラス、基準面S2より表裏中間面eが下側ならマイナスというように絶対値dに符合を付けたものがBOWと定義される。
なお、基板表面が光を十分に反射して、装置リファレンス面との干渉縞が得られる場合、光干渉式フラットネステスターを用いてBOWを測定することができる。逆に、基板表面が粗面で干渉縞が得られない場合、基板表裏を挟み込むようにレーザ変位計を走査してBOWを求めることができる。
また、半導体用基板の厚みは、特に制限されるものではないが、基板のハンドリングや露光装置の投入可能厚みの観点から、好ましくは0.5~3.0mm、より好ましくは0.6~1.2mmである。
本発明において、半導体用基板の形状は特に限定されるものではなく、平面視で円形状や矩形状等の一般的な形状が採用できる。また、それらの直径または対角長は、特に制限されるものではないが、好ましくは100~450mm、より好ましくは200~300mmである。
本発明の半導体用基板の材質は、特に制限されるものではなく、ガラス素材、セラミック素材等従来公知の材質のものが採用できるが、透過型のポリシリコンTFT用の基板は光を通す必要があることから合成石英ガラス基板が好ましく、反射型のTFTの場合にはポリシリコン基板が好ましい。
上述したSORIおよびBOWを有する本発明の半導体用基板の製造方法としては、スライス工程、ラップ工程、研磨工程のいずれかの工程において、所望の形状にする方法が考えられる。
しかし、スライス工程においては、一般的なワイヤーソーによる切断の場合、砥材を含むスラリーを直線的に張られたワイヤーにかけながらインゴットが切断されるため、得られる半導体用基板は、水平方向、つまりワイヤー方向では、ワイヤーに倣って直線的になる。一方、半導体用基板表面上のワイヤー方向と直行する垂直な方向では、インゴットを下降または上昇させる方法が採られるが、この方向は再現性良く直線的に移動させる機構のものであるため、曲線的に移動してSORIおよびBOWを任意にコントロールすることは難しい。
また、半導体用基板は、直径に対して厚みが比較的薄いため、ラップ工程や研磨工程における所望のSORI形状を作り込む原動力となる基板の反復応力が少ない。よって、ラップ加工が進んでもSORIおよびBOWが維持されたままとなるため、表面のSORIを凸状、即ちBOWプラスに、裏面のSORIを凹状、即ちBOWマイナスにする等、自在に基板形状をコントロールすることは難しい。
そこで、本発明では、転写用原盤を用いてラップ工程において所望のSORIおよびBOW形状を有する半導体基板を製造する。本発明で用いられる転写用原盤は、転写工程において使用されるラップ装置の種類や、目的とする半導体用基板の形状によってその形状が異なる。
例えば、両面ラップ装置を用いる場合、中心対称なSORI形状の半導体用基板は、表面および裏面を有し、これら表裏面の中心点を結んだ中心線上の中間点を通り、中心線と直交する面に対して表面および裏面が対称に向き合うようなSORIと厚みばらつきを有する転写用原盤を準備する準備工程と、準備した転写用原盤を挟み込むようにして2枚の原料基板を両面ラップ装置に設置し、各原料基板における転写用原盤と接しない面を加工して転写用原盤の形状がそれぞれ片面に転写された2枚の転写基板を作製する転写工程と、この転写工程で得られた転写基板の両面をラップする、または転写基板における転写用原盤の形状が転写されていない面のみをラップしてラップ加工基板を作製するラップ工程と、ラップ加工基板の両面または片面を研磨することにより製造することができる。
また、片面ラップ装置を用いる場合、中心対称なSORI形状の半導体用基板は、表面および裏面を有し、これら表裏面の中心点を結んだ中心線上の中間点を通り、中心線と直交する面に対して表裏面のうちのいずれか一方の面が平行であり、かつ表裏面のうち原料基板と接する他方の面が、中心線に対して直交するとともに中心線に対して対称である転写用原盤を準備する準備工程と、準備した転写用原盤の他方の面と接するようにして原料基板を片面ラップ装置に設置し、原料基板における転写用原盤と接しない面を加工して転写用原盤の形状が片面に転写された転写基板を作製する転写工程と、転写基板の両面をラップする、または転写基板における転写用原盤の形状が転写されていない面のみをラップしてラップ加工基板を作製するラップ工程と、ラップ加工基板の両面または片面を研磨することにより製造することができる。
本発明で用いる両面ラップ装置および片面ラップ装置は特に制限されず、公知の装置から適宜選択して用いることができる。
転写工程における両面ラップ装置および片面ラップ装置の回転数は、いずれも5~50rpmが好ましく、荷重は10~200g/cm2が好ましく、両面ラップ装置においては、単位時間当たりの取代が両面ともほぼ同一であることが好ましい。
転写用原盤の材質は特に限定されるものではなく、アルミナセラミック、金属、樹脂等を採用できるが、変形や破損の観点から、アルミナセラミックが好ましい。
また、研磨剤としては、平均粒径が好ましくは5~20μmのアルミナ系の砥材を用いて、水で20~60質量%分散させたものを用いる他、炭化ケイ素系や人工ダイヤ等も使用できる。
転写工程では、両面ラップ装置を使用する場合、上述のとおり転写用原盤を挟み込むようにして2枚の原料基板をキャリアに内封し、それぞれ両面ラップ装置の下側ラップ定盤および上側ラップ定盤に設置して加工する。
通常、両面ラップ装置は、原料基板の厚み1枚分に合わせて、キャリアの厚みを調整するが、本発明の場合は、原料基板2枚と転写用原盤の厚みの分を考慮して、キャリアの厚みを厚く設定することが好ましい。その他は、通常のラップ加工と特に変わりなく加工することができる。
この段階では、2枚の原料基板それぞれの片面側を同時に加工することになるため、下側ラップ定盤および上側ラップ定盤と接触する片面側にのみ転写用原盤の形状が転写される一方、転写用原盤に接した面は加工されることが無いため変化しない。
転写用原盤の中央は外周より厚いため、転写工程の初期は原料基板とラップ定盤の加工圧は原料基板の中心に集中する。この際、原料基板は薄く反発力が少ないため、原料基板の中心から切削が選択的に進む。切削が進み、原料基板の外周まで加工が及ぶと、最終的には転写用原盤と接触していない原料基板反対側の面(すなわち、ラップ定盤と接している面)に転写用原盤の形状が転写される。
転写用原盤の外周部が中心部より薄い場合、この外周部と中心部の厚みの差に応じて、転写工程で得られる原料基板の外周部は中心部より厚くなる。逆に、転写用原盤の外周部が中心部より厚い場合、この外周部と中心部の厚みの差に応じて、転写工程で得られる原料基板の外周部は中心部より薄くなる。このように転写用原盤の形状に応じて、転写される形状を創生することができる。
一方、転写工程において、片面ラップ装置を使用する場合、原料基板と片面ラップ装置のトッププレートとの間に、平坦な面をトッププレート側に向けるように転写用原盤を設置し、さらに原料基板と転写用原盤が横方向に脱落しないようにキャリアをトッププレートに固定した上で原料基板を加工する。原料基板は、片面ラップ装置の下側ラップ定盤により加工が進められ、加工が進むにつれて、転写用原盤の形状が、原料基板の下側ラップ定盤側に接触した面だけに転写される。
以上の転写工程を経た転写基板について、両面ラップ装置または片面ラップ装置を用いてラップ加工を行う。両面ラップ装置および片面ラップ装置の回転数は、いずれも5~50rpmが好ましく、荷重は10~200g/cm2が好ましい。
両面ラップ装置を使用する場合、平坦な面を両面ラップ装置の上側ラップ定盤側に向けるように転写基板を設置し、基板脱落防止のためキャリアを設け、通常のラップ加工を行う。これにより、上側面は凸状に下側面は凹状にラップ加工されたラップ加工基板が得られる。ラップ加工基板のSORIの値は、ラップ加工前のSORIの値の約半分程度になるが、減少度合は、転写基板の直径と厚みにも依存する。
表裏面の形状が作り込まれる原理は、初期形状で既に存在する厚みばらつきにより、両面において面内加工圧力差が加工初期から発生し、これにより切削される部位が選択的に、かつ経時的に変化する。よって、基板面内の加工圧力分布もこれに伴い変化して加工が進む。結果的に、転写基板の反復力、つまり転写基板の直径と厚みにも依存しながら、元のラップ工程前の基板形状が半減しながら、両面の形状に反映される。
片面ラップ装置を使用する場合、その下側ラップ定盤とトッププレートとの間に、下側ラップ定盤側に平坦な面を向けるように転写基板を設置し、転写基板が横方向に脱落しないようにキャリアを設けてラップ加工する。この場合、転写されていない面だけをラップ加工するため、元の転写用原盤の転写側表面のSORIと得られたラップ加工基板のSORIは同等になる。
上記ラップ加工工程にて得られたラップ加工基板は、鏡面化のため、必要に応じてさらに両面または片面を研磨する研磨工程を行う。
研磨工程では、両面研磨装置または片面研磨装置を使用することができる。鏡面化する面は、凸状のSORIおよびBOWプラスを有する面または凹状のSORIおよびBOWマイナスを有する面のいずれの面でもよい。
このようにして最終的に、図1に示されるような、所望の形状(SORIおよびBOW)を有する各種半導体用基板を作製することができる。
以下、図面を参照しつつ、本発明の実施形態について説明する。
図5には、本発明の第1実施形態に係る両面ラップ装置1を用いた転写工程の実施態様が示されている。
この実施形態では、図5に示されるように、2枚の原料基板11,11が、転写用原盤10を挟み込むようにしてキャリア12に内封された状態で、それぞれ両面ラップ装置1の下側ラップ定盤13および上側ラップ定盤14に設置されている。
この実施形態で用いられる転写用原盤10は、図6に示されるように、転写用原盤10の表面100の中心点100Aと裏面110の中心点110Aを通る中心線L1における、各中心点100A,110Aの中間点M1を通り、かつ中心線L1に対して直交する仮想面S1に対し、表面100および裏面110が対称に向き合うような凸状のSORIと厚みバラツキを有し、中心線L1に対して対称である表裏面形状を有している。
また、本実施形態で用いられる原料基板11は、ワイヤーソーを用いて合成石英ガラス製インゴットをスライスし、面取り加工を行い、表裏面のソーマークを両面ラップ装置により除去して作製され、直径100mm、厚み630μm、表裏面のSORIがそれぞれ6μmおよび表裏面のBOWがそれぞれ+3μm、-3μm、厚みばらつきが1μmの円板状のものである。
上記のように2枚の原料基板11を設置した状態で、両面ラップ装置1の回転数20rpm、荷重100g/cm2にて、各原料基板11の片面側を同時に加工して、片面側に転写用原盤10の形状が転写された転写基板が得られる。
続いて、図7に示されるように、片面側に転写用原盤10の形状が転写された転写基板11Aの1枚を、平坦面を両面ラップ装置1の上側ラップ定盤14側に向けるようにキャリア12に内封して設置し、回転数20rpm、荷重100g/cm2にて両面ラップ加工を行い、転写工程で転写されなかった面についても転写用原盤10の形状を転写することにより、上側面は凸状に下側面は凹状にラップ加工されたラップ加工基板が得られる。
得られたラップ加工基板について、両面研磨装置(図示省略)にて両面を鏡面化することにより、図1(A)に示されるような中心対称なSORIを有する合成石英ガラス基板が得られる。具体的には、表面のSORIが50μmである凸状で、BOWが+25μmであり、裏面のSORIが50μmである凹状で、BOWが-25μmであり、面内厚みばらつが1μm、かつ厚み500μmである両面が鏡面の合成石英ガラス基板が得られる。
図8には、本発明の第2実施形態に係る片面ラップ装置2を用いた転写工程の実施態様が示されている。なお、第2実施形態では、上記第1実施形態と同一の部材については同一符号を付す。
この実施形態で用いられる転写用原盤20は、図9に示されるように、転写用原盤20の表面200の中心点200Aと裏面210の中心点210Aを通る中心線L2における、各中心点200A,210Aの中間点M2を通り、かつ中心線L2に対して直交する仮想面S2に対し、表面200が平行(平坦面)であり、裏面210が中心線L2に対して直交するとともに、中心線L2に対して対称の凸状に沿った形状を有している。
また、本実施形態で用いられる原料基板21は、第1実施形態と同様の手法で作製された、直径200mm、厚さ855μm、表裏面側のSORIがそれぞれ6μm、厚みばらつきが1μmの円板状の合成石英ガラス基板である。
図8に示されるように、転写用原盤20の平坦な面をトッププレート25側に向けるように配置し、さらに、転写用原盤20において凸状に沿った面と接するようにして原料基板21を片面ラップ装置2に設置し、これらをキャリア12に内封した状態で、回転数20rpm、荷重100g/cm2にて原料基板21における転写用原盤20と接しない面のみを下側ラップ定盤13で加工することで、片面側に転写用原盤20の形状が転写された転写基板が得られる。
続いて、図10に示されるように、片面ラップ装置2の下側ラップ定盤13とトッププレート25との間に、片面側に転写用原盤20の形状が転写された転写基板21Aを、転写用原盤20の形状が転写された面をトッププレート25側に向けた状態でキャリア12に内封して設置し、回転数20rpm、荷重100g/cm2にて片面ラップ加工を行い、転写工程で転写されなかった面についても転写用原盤20の形状を転写することにより、上側面は凹状に下側面は凸状にラップ加工されたラップ加工基板が得られる。
得られたラップ加工基板について、第1実施形態と同様に両面を鏡面化することにより、図1(A)に示されるような中心対称なSORIを有する合成石英ガラス基板が得られる。具体的には、表面がSORI100μmである凸状およびBOWが+50μmであり、裏面がSORI110μmである凹状およびBOWが-50μmであり、面内厚みばらつが1μm、かつ厚み725μmである両面が鏡面の合成石英ガラス基板が得られる。
なお、本発明の半導体用基板の製造方法に用いられる転写用原盤の形状、厚みおよびSORI、原料基板の形状および材質、並びに各加工の具体的条件等については、上記各実施形態に限定されるものではなく、本発明の目的、効果を達成できる範囲での変更や改良は本発明に含まれる。
例えば、両面ラップ装置を用いて中心対称ではないSORIを有する半導体基板を製造する場合、上記第1実施形態において、図11に示されるような、転写用原盤30を用いればよい。
この転写用原盤30は、表面300の頂点300Aと裏面310の頂点310Aを通る直線L3における、上記各頂点300A,310Aの中間点M3を通り、かつ直線L3と直交する仮想面S3に対して、表面300および裏面310が対称に向き合うような凸状のSORIを有している。
この転写用原盤30を用い、第1実施形態と同様に、転写加工、ラップ加工、研磨加工等を行うことで、図1(B)に示されるような凸状の頂点が中心からY軸方向にずれた凸状で、BOWがプラスに反った半導体基板を得ることができる。
また、片面ラップ装置を用いて中心対称ではないSORIを有する半導体基板を製造する場合、上記第2実施形態において、図12に示されるような、転写用原盤40を用いればよい。
この転写用原盤40は、裏面410の頂点410Aと、これに相対する表面400上の部分点400Aを通る直線L4における、上記頂点410Aと部分点400との中間点M4を通り、かつ直線L4と直交する仮想面S4に対して、表面400が平行(平坦面)であり、裏面410が凸状のSORIを有している。
この転写用原盤40を用い、第2実施形態と同様に、転写加工、ラップ加工、研磨加工等を行うことで、図1(B)に示されるような凸状の頂点が中心からY軸方向にずれた凸状で、BOWがプラスに反った半導体基板を得ることができる。
さらに、上記第1実施形態において、図13に示されるような、転写用原盤の表面上に直行するXY軸を設けたときに、X方向およびY方向の断面から見た厚み形状が、X方向およびY方向で中央から外周に向けて傾斜が異なる転写用原盤の表面上の中心を貫く線(図13ではY軸)に対して線対称な厚みばらつきをもつ転写用原盤を用いた場合、図1(C)に示されるような半導体用基板が得られる。なお、図13での基板内側の曲線は厚みの等高線を表している。
以下、実施例および比較例を挙げて本発明をより具体的に説明するが、本発明は下記の実施例に限定されるものではない。
[実施例1]
転写用原盤として、図6に示されるような形状のものを用意した。具体的には、表裏面のSORIが共に同じ凸状の110μmであって、表裏面の中心点を結ぶ中心線上の中間点を通り、中心線と直交する面に対して表裏面が対称に向き合っており、かつ厚みばらつきが220μmである中央の厚み3mm、直径100mmのアルミナセラミック製転写用原盤を用意した。
また、トーヨーエイテック(株)製ワイヤーソーE450E-12を用いて合成石英ガラス製インゴットをスライスし、面取り加工を行い、表裏面のソーマークを両面ラップ装置により除去し、直径100mm、厚さ630μm、表裏面のSORIがそれぞれ6μm、厚みばらつきが1μmである原料基板を用意した。
上記転写用原盤を挟み込むようにして原料基板2枚を両面ラップ装置の下側ラップ定盤および上側ラップ定盤にそれぞれ設置して、番手が#1000のアルミナを主成分としたラップ材を用いて、回転数20rpm、荷重100g/cm2にて各原料基板の片面側を同時に加工して、片面側に転写用原盤の形状が転写された転写基板を2枚得た。得られた転写基板の形状は、共に片面が凹状に110μm反っていた。
得られた転写基板の1枚を両面ラップ装置に設置して、上記転写工程と同じラップ材を用いて、回転数20rpm、荷重100g/cm2にて両面ラップ加工を行い、先の転写工程で転写されなかった面についても転写用原盤の形状を転写した。そして、表面がSORI50μmの凸状およびBOWが+25μmであり、裏面がSORI50μmの凹状およびBOWが-25μmであるラップ加工基板を得た。
さらに、得られたラップ加工基板の両面を研磨する工程として、両面装置にて両面を鏡面化し、表面がSORI50μmの凸状およびBOWが+25μmであり、裏面がSORI50μmの凹状およびBOWが+25μmであり、面内厚みばらつき(TTV)が1μmで、厚みが500μmの両面が鏡面の合成石英ガラス基板を得た。
次に、得られた合成石英ガラス基板の表面に、シランガスを供給し、アモルファスシリコン膜を形成後、アニール処理をし、ポリシリコン膜を形成したところ、成膜した面がSORI122μmの凸状に、他方の面がSORI122μmの凹状に変化した。
その後、さらに1050℃の熱処理を1時間行ったところ、成膜した面がSORI4μmの凸状に、他方の面がSORI4μmの凹状に変化し、面内厚みばらつき(TTV)が1μmで、ほぼ平坦なSORIを有するポリシリコンTFT用合成石英ガラス基板が得られた。
[実施例2]
両面ラップ装置を用い、実施例1と同様の手法で転写工程を行った後、得られた転写基板を、転写用原盤の形状が転写された面を片面ラップ装置のトッププレート側に向けるように設置し、回転数20rpm、荷重100g/cm2にて片面ラップ加工を行い、ラップ加工基板を得た。
さらに、得られたラップ加工基板の両面を、実施例1と同様の手法で研磨し、表面がSORI110μmの凸状およびBOWが+55μmであり、裏面がSORI110μmの凹状およびBOWが-55μmであり、面内厚みばらつき(TTV)が1μm、厚みが500μmの両面が鏡面の合成石英ガラス基板を得た。
次に、得られた合成石英ガラス基板に、実施例1と同様の手法でポリシリコン膜を形成したところ、成膜した面がSORI122μmの凸状に、他方の面がSORI122μmの凹状に変化した。
その後、さらに、1050℃の熱処理を1時間行ったところ、成膜した面がSORI4μmの凸状に、他方の面がSORI4μmの凹状に変化し、面内厚みばらつき(TTV)が1μmで、ほぼ平坦なSORIを有するポリシリコンTFT用合成石英ガラス基板が得られた。
[実施例3]
転写用原盤として、図9に示されるような形状のものを用意した。具体的には、表裏面のうち一方の面が平坦であり、かつ他方の面が表裏面の中心を結ぶ中心線に対して直交するとともに、中心線に対して対称に凸状に110μm反った形状であり、かつ面内厚みばらつき(TTV)が110μmである、中央の厚み2mm、直径200mmのアルミナセラミック製転写用原盤を用意した。
原料基板としては、実施例1と同様な方法で、直径200mm、厚さ855μm、表裏面側のSORIがそれぞれ6μm、厚みばらつきが1μmである合成石英ガラス基板を用意した。
この原料基板と片面ラップ装置のトッププレートとの間に、平坦な面をトッププレート側に向けるように上記転写用原盤を設置して、番手が#1000のアルミナを主成分としたラップ材を用いて、回転数20rpm、荷重100g/cm2にて原料基板の片面側を加工して、片面側に転写用原盤の形状が転写された転写基板を得た。得られた転写基板の形状は、片面が平坦であり、他方の面は、凹状に110μm反っていた。
次に、片面ラップ装置の下側ラップ定盤とトッププレートとの間に、転写された面を片面ラップ装置のトッププレート側に向けるように転写基板を設置して、上記転写工程と同じラップ材を用いて、回転数20rpm、荷重100g/cm2にて片面ラップ加工を行い、ラップ加工基板を得た。得られたラップ加工基板は、表面がSORI110μmの凸状であり、裏面がSORI110μmの凹状であるラップ加工基板を得た。
さらに、片面研磨装置にて凸側の片面を鏡面化し、表面がSORI110μmの凸状およびBOWが+55μmであり、裏面がSORI110μmの凹状およびBOWが-55μmであり、面内厚みばらつき(TTV)が1μmで、厚み725μmの合成石英ガラス基板を得た。
得られた合成石英ガラス基板に、実施例1と同様の手法でポリシリコン膜を形成したところ、成膜した面がSORI122μmの凸状に、他方の面がSORI122μmの凹状に変化した。
その後、さらに1050℃の熱処理を1時間行ったところ、成膜した面がSORI4μmの凸状に、他方の面がSORI4μmの凹状に変化し、面内厚みばらつき(TTV)が1μmで、ほぼ平坦なSORIを有するポリシリコンTFT用合成石英ガラス基板が得られた。
[実施例4]
実施例3と同様の手法で転写工程を行って得られた転写基板を、実施例1と同様の手法で両面をラップ加工し、表面がSORI50μmの凸状であり、裏面がSORI50μmの凹状のラップ加工基板を得た。
さらに、実施例1と同様の手法にて、両面を研磨し、表面がSORI50μmの凸状およびBOWが+25μmであり、裏面がSORI50μmの凹状およびBOWが-25μmであり、厚みばらつきが1μmで、厚みが725μmの両面が鏡面の合成石英ガラス基板を得た。
得られた合成石英ガラス基板に、実施例1と同様の手法でポリシリコン膜を形成したところ、成膜した面がSORI122μmの凸状に、他方の面がSORI122μmの凹状に変化した。
その後、さらに1050℃の熱処理を1時間行ったところ、成膜した面がSORI4μmの凸状に、他方の面がSORI4μmの凹状に変化し、面内厚みばらつき(TTV)が1μmで、ほぼ平坦なSORIを有するポリシリコンTFT用合成石英ガラス基板が得られた。
[実施例5]
転写用原盤として、図11に示されるような形状のものを用意した。具体的には、表裏面の形状が互いに対称な凸形状で、それらのSORIが110μmであり、かつ面内厚みばらつき(TTV)が220μmであり、表裏面の中心点から30mmずれたところが最も厚く、その部分の厚みが3000μmであり、直径100mmのアルミナセラミック製転写用原盤を用意した。
原料基板としては、実施例1と同様の手法で、直径100mm、厚さ630μm、表裏面のSORIがそれぞれ6μm、面内厚みばらつき(TTV)が1μmである合成石英ガラス基板を用意した。
実施例1と同様の手法で、両面ラップ装置により2枚の原料基板の片面側を同時に加工して、片面側に転写用原盤の形状が転写された転写基板を得た。得られた転写基板の形状は、共に片面が凹状に110μm反っていた。また、凹状の一番薄い部分は中心より30mmずれていた。
得られた転写基板を両面ラップ装置に設置し、実施例1と同様の手法で両面ラップ加工を行い、先の転写工程で転写されなかった面についても転写用原盤の形状を転写し、表面がSORI50μmの凸状であり、裏面がSORI50μmの凹状のラップ加工基板を得た。
さらに、得られたラップ加工基板の凸状側の面を片面研磨装置で鏡面化し、鏡面がSORI50μmの凸状およびBOWが+20μmであり、粗面がSORI50μmの凹状およびBOWが-20μmであり、面内厚みばらつき(TTV)が1μmであり、厚みが500μmの合成石英ガラス基板を得た。
次に、得られた合成石英ガラス基板の表面に、実施例1と同様の手法にてポリシリコン膜を形成したところ、成膜した面がSORI122μmの凸状に、他方の面がSORI122μmの凹状に変化した。
その後、さらに1100℃の熱処理を2時間行ったところ、成膜した面がSORI4μmの凸状に、他方の面がSORI4μmの凹状に変化し、厚みばらつきが1μmで、ほぼ平坦なSORIを有するポリシリコンTFT用合成石英ガラス基板が得られた。
[実施例6]
実施例5と同様に、表裏面のうち一方の面が平坦であり、かつ、他方の面が凸状に110μm反った形状であり、かつ、面内厚みばらつき(TTV)が220μmであり、表裏面の中心点から30mmずれたところが最も厚く、その部分の厚みが3000μmであり、直径100mmのアルミナセラミック製転写用原盤を用意した。
原料基板としては、実施例5と同一のものを用意した。
実施例3と同様の手法で、片面ラップ装置により原料基板の片面側を加工して、片面側に転写用原盤の形状が転写された転写基板を得た。得られた転写基板の形状は、片面が平坦であり、他方の面は凹状に110μm反っていた。また、凹状の一番薄い部分は中心より30mmずれていた。
得られた転写基板を片面ラップ装置に設置し、実施例2と同様の手法で片面ラップ加工を行い、転写工程で転写されなかった転写基板の反対側の面についても転写用原盤の形状を転写し、表面がSORI110μmの凸状であり、裏面がSORI110μmの凹状のラップ加工基板を得た。
得られたラップ加工基板の凸状側の面を片面研磨装置で鏡面化し、鏡面がSORI110μmの凸状およびBOWが+50μmであり、粗面がSORI110μmの凹状およびBOWが-50μmであり、面内厚みばらつき(TTV)が1μmで、厚みが500μmの合成石英ガラス基板を得た。
次に、得られた合成石英ガラス基板の表面に、実施例1と同様の手法にてポリシリコン膜を形成したところ、成膜した面がSORI122μmの凸状に、他方の面がSORI122μmの凹状に変化した。
その後、さらに1100℃の熱処理を2時間行ったところ、成膜した面がSORI4μmの凸状に、他方の面がSORI4μmの凹状に変化し、面内厚みばらつきが1μmで、ほぼ平坦なSORIを有するポリシリコンTFT用合成石英ガラス基板が得られた。
[比較例1]
転写用原盤として、表裏面のSORIが110μmで、片面が凸状で、他方の面が凹状で、厚みが2mmで、厚みばらつきが2μmで一定である、直径100mmのアルミナセラミック製転写用原盤を用意し、原料基板として、実施例1と同一のものを用意した。
両面ラップ装置を用い、実施例1と同様の手法で原料基板を転写加工し、表裏面のSORIが1μmの転写基板を得た。
さらに、得られた転写基板を、両面研磨装置にて両面鏡面化し、表裏面のSORIが1μmおよび表面のBOWが+0.5μm、裏面のBOWが-0.5μmで、面内厚みばらつき(TTV)が1μmで、厚みが500μmの両面が鏡面である合成石英ガラス基板を得た。
得られた合成石英ガラス基板に、実施例1と同様にしてポリシリコン膜を形成したところ、成膜した面がSORI120μmの凸状に、他方の面がSORI120μmの凹状に変化した。
その後、さらに1050℃の熱処理を1時間行ったところ、面内厚みばらつき(TTV)は1μmのままで、成膜した面がSORI60μmの凸状に、他方の面がSORI61μmの凹状に変化し、所望の平坦なSORIが得られなかった。
[比較例2]
転写用原盤として、表裏面のSORIが110μmで、片面が凸状で、他方の面が凹状で、面内厚みばらつき(TTV)が1μmで、厚みが2mmで、直径200mmのアルミナセラミック製転写用原盤を用意し、原料基板としては、実施例4と同一のものを用意した。
実施例4と同様の手法で片面ラップ装置を用いて原料基板に転写工程を行った後、得られた転写基板を両面ラップ装置で回転数20rpm、荷重100g/cm2でラップ加工し、表裏面のSORIが1μmのラップ加工基板が得られた。
さらに、得られたラップ加工基板の両面研磨を行い、表裏面のSORIが1μmおよび表面のBOWが+0.5μm、裏面のBOWが-0.5μmで、面内厚みばらつき(TTV)が1μmで、厚みが725μmの合成石英ガラス基板を得た。
得られた合成石英ガラス基板に、実施例1と同様にしてポリシリコン膜を形成したところ、面内厚みばらつき(TTV)は1μmのままで、成膜した面がSORI120μmの凸状に、他方の面がSORI120μmの凹状に変化した。
その後、さらに1050℃の熱処理を1時間行ったところ、面内厚みばらつき(TTV)は1μmのままで、成膜した面がSORI60μmの凸状に、他方の面がSORI61μmの凹状に変化し、所望の平坦なSORIが得られなかった。
[比較例3]
転写用原盤として、表裏面のSORIが110μmで、片面が凸状で、他方の面が凹状で、面内厚みばらつき(TTV)が1μmで、厚みが2mmで、直径110mmのアルミナセラミック製転写用原盤を用意し、原料基板として、実施例2と同一のものを用意した。
実施例2と同様の手法で両面ラップ装置を用いて原料基板に転写工程を行った後、転写用原盤の形状が転写されていない平坦な面を片面ラップ装置のトッププレート側に向けるように転写基板を設置して、実施例2と同様の条件でラップ加工を行い、表面のSORIが1μmのラップ加工基板を得た。
さらに、片面研磨装置で得られたラップ加工基板の片面を鏡面化し、表面のSORIが1μmおよび表面のBOWが+0.5μm、裏面のBOWが-0.5μmで、面内厚みばらつき(TTV)が1μmで、厚みが500μmの合成石英ガラス基板を得た。
得られた合成石英ガラス基板に、実施例1と同様の手法で、ポリシリコン膜を形成したところ、成膜した面がSORI120μmの凸状に、他方の面がSORI120μmの凹状に変化した。
その後、さらに1050℃の熱処理を1時間行ったところ、面内厚みばらつき(TTV)は1μmのままで、成膜した面がSORI60μmの凸状に、他方の面がSORI61μmの凹状に変化し、所望の平坦なSORIが得られなかった。
[比較例4]
転写用原盤として、表裏面のSORIが110μmで、片面が凸状、他方の面が凹状で、面内厚みばらつき(TTV)が1μmで、厚みが2mmで、直径200mmのアルミナセラミック製転写用原盤を用意し、原料基板として、実施例4と同一のものを用意した。
実施例4と同様の手法で片面ラップ装置を用いて原料基板の転写工程を行った後、転写用原盤の形状が転写されていない平坦な面を片面ラップ装置のトッププレート側に向けるように転写基板を設置して、実施例2と同様の条件でラップ加工を行い、表面のSORIが1μmのラップ加工基板を得た。
さらに、片面研磨装置で得られたラップ加工基板の片面を鏡面化し、表面のSORIが1μmおよび表面のBOWが+0.5μm、裏面のBOWが-0.5μmで、面内厚みばらつき(TTV)が1μmで、厚みが725μmの合成石英ガラス基板を得た。
得られた合成石英ガラス基板に、実施例1と同様にしてポリシリコン膜を形成したところ、成膜した面がSORI120μmの凸状に、他方の面がSORI120μmの凹状に変化した。
その後、さらに1050℃の熱処理を1時間行ったところ、厚みばらつきは1μmのままで、成膜した面がSORI60μmの凸状に、他方の面がSORI61μmの凹状に変化し、所望の平坦なSORIが得られなかった。
上記各実施例および比較例のまとめを表1に示す。
Figure 0007035777000001
Figure 0007035777000002
A 半導体用基板
1 両面ラップ装置
2 片面ラップ装置
10,20,30,40 転写用原盤
11A,21A 転写基板
100,200,300,400 転写用原盤の表面
110,210,310,410 転写用原盤の裏面
100A,110A,200A,210A 中心点
L1,L2 中心線
S1,S2,S3,S4 仮想面(中心線と直交する面)
11,21 原料基板

Claims (9)

  1. 表面および裏面を有し、これら表裏面の中心点を結んだ中心線上の中間点を通り、前記中心線と直交する面に対して前記表面および裏面が対称に向き合うようなSORIと厚みばらつきを有する転写用原盤を準備する準備工程と、
    前記転写用原盤を挟み込むようにして2枚の原料基板を両面ラップ装置に設置し、前記各原料基板における前記転写用原盤と接しない面を加工して前記転写用原盤の形状がそれぞれ片面に転写された2枚の転写基板を作製する転写工程と、
    前記転写基板の両面をラップすることにより、または前記転写基板における前記転写工程で前記転写用原盤の形状が転写されていない面のみをラップすることによりラップ加工基板を作製するラップ工程と、
    前記ラップ加工基板の両面または片面を研磨することを特徴とする半導体用基板の製造方法。
  2. 前記半導体基板が、凸状のSORIを有する一方の面と、前記SORIと同程度の凹状のSORIを有する他方の面とを備え、かつ厚みばらつきが3μm以下である請求項1記載の半導体用基板の製造方法。
  3. 前記各面のSORIが、50~600μmである請求項2記載の半導体用基板の製造方法。
  4. 前記凸状のSORIを有する一方の面のBOWが、+25~+300である請求項2または3記載の半導体用基板の製造方法。
  5. 前記凹状のSORIを有する他方の面のBOWが、-25~-300である請求項2~4のいずれか1項記載の半導体用基板の製造方法。
  6. 前記半導体基板の厚みが、0.5~3mmである請求項1~5のいずれかの1項記載の半導体用基板の製造方法。
  7. 前記半導体用基板の形状が、平面視で直径100~450mmの円形状または対角長100~450mmの矩形状である請求項1~6のいずれか1項記載の半導体用基板の製造方法。
  8. 前記半導体用基板が、合成石英ガラス製である請求項1~7のいずれか1項記載の半導体用基板の製造方法。
  9. 前記半導体用基板が、ポリシリコンTFT用基板である請求項1~8のいずれか1項記載の半導体用基板の製造方法。
JP2018089007A 2017-06-02 2018-05-07 半導体用基板およびその製造方法 Active JP7035777B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810553227.7A CN108987413B (zh) 2017-06-02 2018-06-01 半导体用基板及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017109696 2017-06-02
JP2017109696 2017-06-02

Publications (2)

Publication Number Publication Date
JP2018207097A JP2018207097A (ja) 2018-12-27
JP7035777B2 true JP7035777B2 (ja) 2022-03-15

Family

ID=64958143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018089007A Active JP7035777B2 (ja) 2017-06-02 2018-05-07 半導体用基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP7035777B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022178384A (ja) 2021-05-20 2022-12-02 信越半導体株式会社 シリコンウェーハの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005263569A (ja) 2004-03-19 2005-09-29 Asahi Glass Co Ltd ポリシリコンtft用合成石英ガラス基板の製造方法
JP2008140856A (ja) 2006-11-30 2008-06-19 Sumco Corp エピタキシャルシリコンウェーハ及びその製造方法並びにエピタキシャル成長用シリコンウェーハ。
JP2010181530A (ja) 2009-02-04 2010-08-19 Seiko Epson Corp 電気光学装置の製造方法
JP2010219353A (ja) 2009-03-17 2010-09-30 Sumitomo Metal Mining Co Ltd 半導体用ウエハーの研磨方法
JP2015156433A (ja) 2014-02-20 2015-08-27 株式会社Sumco シリコンウェーハの製造方法およびシリコンウェーハ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0611705A (ja) * 1992-01-31 1994-01-21 Sony Corp 能動素子基板
DE4224395A1 (de) * 1992-07-23 1994-01-27 Wacker Chemitronic Halbleiterscheiben mit definiert geschliffener Verformung und Verfahren zu ihrer Herstellung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005263569A (ja) 2004-03-19 2005-09-29 Asahi Glass Co Ltd ポリシリコンtft用合成石英ガラス基板の製造方法
JP2008140856A (ja) 2006-11-30 2008-06-19 Sumco Corp エピタキシャルシリコンウェーハ及びその製造方法並びにエピタキシャル成長用シリコンウェーハ。
JP2010181530A (ja) 2009-02-04 2010-08-19 Seiko Epson Corp 電気光学装置の製造方法
JP2010219353A (ja) 2009-03-17 2010-09-30 Sumitomo Metal Mining Co Ltd 半導体用ウエハーの研磨方法
JP2015156433A (ja) 2014-02-20 2015-08-27 株式会社Sumco シリコンウェーハの製造方法およびシリコンウェーハ

Also Published As

Publication number Publication date
JP2018207097A (ja) 2018-12-27

Similar Documents

Publication Publication Date Title
JP5664471B2 (ja) 半導体用合成石英ガラス基板の製造方法
JP4915146B2 (ja) ウェーハの製造方法
JP6216835B2 (ja) マスクブランク用基板、マスクブランク、反射型マスクブランク、転写マスク、及び反射型マスク、並びにそれらの製造方法
KR101048910B1 (ko) 레티클용 기판 및 그 제조방법과, 마스크 블랭크 및 그제조방법
KR20110074835A (ko) 마스크블랭크용 기판, 마스크블랭크, 포토마스크 및 반도체 디바이스 그리고 그것들의 제조방법
KR20030080190A (ko) 대형 기판 및 그 제조 방법
KR20080013748A (ko) 고정밀 에지 프로파일을 갖는 반도체 웨이퍼 및 반도체웨이퍼의 제작 방법
CN110088058B (zh) 玻璃板及玻璃板的制造方法
JP7035777B2 (ja) 半導体用基板およびその製造方法
JP5472073B2 (ja) 半導体ウェーハ及びその製造方法
WO2021235067A1 (ja) 基板ウェーハの製造方法、及び基板ウェーハ
KR102444692B1 (ko) 반도체용 기판 및 그의 제조 방법
TWI744539B (zh) 半導體用基板及其製造方法
US20040195657A1 (en) Semiconductor wafer
CN108987413B (zh) 半导体用基板及其制造方法
Hallock et al. Recent advances in deterministic low-cost finishing of sapphire windows
JP6822084B2 (ja) 半導体用ガラス基板及び非貫通穴を有する半導体用ガラス基板の製造方法
JP6948988B2 (ja) フォトマスク用基板およびその製造方法
JP2017103309A (ja) インプリントモールド用ガラス板、およびインプリントモールド用ガラス板の製造方法
US10146126B2 (en) Glass substrate for mask blank, mask blank, photomask, and method for manufacturing glass substrate for mask blank
US20200270174A1 (en) Method for manufacturing disk-shaped glass substrate, method for manufacturing thin glass substrate, method for manufacturing light-guiding plate, and disk-shaped glass substrate
JP2003186180A (ja) ペリクルフレームの製造方法およびペリクル
US10222689B2 (en) Mask blank
KR100809825B1 (ko) 합성 석영 유리 기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220214

R150 Certificate of patent or registration of utility model

Ref document number: 7035777

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150