KR970008492A - 광로 조절 장치의 다층 배선 평탄화 방법 - Google Patents

광로 조절 장치의 다층 배선 평탄화 방법 Download PDF

Info

Publication number
KR970008492A
KR970008492A KR1019950023348A KR19950023348A KR970008492A KR 970008492 A KR970008492 A KR 970008492A KR 1019950023348 A KR1019950023348 A KR 1019950023348A KR 19950023348 A KR19950023348 A KR 19950023348A KR 970008492 A KR970008492 A KR 970008492A
Authority
KR
South Korea
Prior art keywords
insulating layer
control device
optical path
path control
conductive layer
Prior art date
Application number
KR1019950023348A
Other languages
English (en)
Other versions
KR0160893B1 (ko
Inventor
민용기
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019950023348A priority Critical patent/KR0160893B1/ko
Priority to US08/695,320 priority patent/US5808782A/en
Priority to JP8216600A priority patent/JPH0950249A/ja
Priority to CN96106433A priority patent/CN1164663A/zh
Publication of KR970008492A publication Critical patent/KR970008492A/ko
Application granted granted Critical
Publication of KR0160893B1 publication Critical patent/KR0160893B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)

Abstract

본 발명은 광로 조절 장치의 콘택홀 주위를 평탄화시키기 위한 다층 배선 평탄화 방법을 개시한다. 본 발명은 구동 기판상에 형성된 제1절연층을 패터닝시켜서 콘택홀을 형성시키고 상기 제1절연층상에 제1도전층을 형성시키는 제1단계와, 상기 제1도전층상에 스핀 온 코팅 공정에 의하여 제2절연층을 형성시킨 후 식각시켜서 상기 제1도전층의 일부를 노출시키는제2단계와, 상기 제1도전층상에 압전 세라믹 또는 전왜 세라믹을 적층시켜서 제3절연층을 형성시키는 제3단계로 이루어진광로 조절 장치의 다층 배선 평탄화 방법에 의해서 달성되며 이에 의해서 도전층간의 전기적 쇼트 현상을 방지시키고 평탄한 표면을 제공하므로 광로 조절 장치의 성능을 향상시킬 수 있다.

Description

광로 조절 장치의 다층 배선 평탄화 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도(가) 내지 (다)는 본 발명에 따라서 광로 조절 장치를 제작하기 위한 공정도.

Claims (3)

  1. 구동 기판(110)상에 형성된 제1절연층(132)을 패터닝시켜서 콘택홀(140)을 형성시키고 상기 제1절연층(132)상에 제1도전층(133)을 형성시키는 제1단계와, 상기 제1도전층(133)상에 스핀 온 코팅 공정에 의하여 제2절연층(210)을 형성시킨 후 식각시켜서 상기 제1도전층(133)의 일부를 노출시키는 제2단계와, 상기 제1도전층(133)상에 압전 세라믹 또는 전왜 세라믹을 적층시켜서 제3절연층(134)을 형성시키는 제3단계로 이루어진 것을 특징으로 하는 광로 조절 장치의 다층 배선 평탄화 방법.
  2. 제1항에 있어서, 상기 제2절연층(210)은 실리콘-산소를 함유하는 유기성 용액을 경화시킴으로서 형성된 비유기성 이산화 실리콘으로 이루어져 있는 것을 특징으로 하는 광로 조절 장치의 다층 배선 평탄화 방법.
  3. 제2항에 있어서, 상기 제2절연층(210)은 에칭 백 공정에 의하여 식각됨으로서 상기 제1도전층(133)의 일부를 노출시키는 것을 특징으로 하는 광로 조절 장치의 다층 배선 평탄화 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950023348A 1995-07-31 1995-07-31 광로 조절 장치의 다층 배선 평탄화 방법 KR0160893B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950023348A KR0160893B1 (ko) 1995-07-31 1995-07-31 광로 조절 장치의 다층 배선 평탄화 방법
US08/695,320 US5808782A (en) 1995-07-31 1996-07-29 Thin film actuated mirror array having spacing member
JP8216600A JPH0950249A (ja) 1995-07-31 1996-07-30 薄膜アクチュエーテッドミラーアレイにおける薄膜電極と能動マトリックス上の接続端子とを電気的に接続する方法及びこの方法を組み込んだ薄膜アクチュエーテッドミラーアレイの製造方法及びこの製造方法によって製造された薄膜アクチュエーテッドミラーアレイ
CN96106433A CN1164663A (zh) 1995-07-31 1996-07-31 在薄膜致动反射镜中形成连接孔的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950023348A KR0160893B1 (ko) 1995-07-31 1995-07-31 광로 조절 장치의 다층 배선 평탄화 방법

Publications (2)

Publication Number Publication Date
KR970008492A true KR970008492A (ko) 1997-02-24
KR0160893B1 KR0160893B1 (ko) 1999-02-01

Family

ID=19422339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950023348A KR0160893B1 (ko) 1995-07-31 1995-07-31 광로 조절 장치의 다층 배선 평탄화 방법

Country Status (1)

Country Link
KR (1) KR0160893B1 (ko)

Also Published As

Publication number Publication date
KR0160893B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR970030682A (ko) 반도체장치 및 그 제조방법
KR920015542A (ko) 반도체장치의 다층배선형성법
KR940022801A (ko) 반도체소자의 콘택 형성방법
KR970008492A (ko) 광로 조절 장치의 다층 배선 평탄화 방법
KR970008408A (ko) 광로 조절 장치의 다층 배선 평탄화 방법
KR970008493A (ko) 광로 조절 장치의 콘택홀 배선 방법
KR970023630A (ko) 반도체 소자 제조방법
KR950030263A (ko) 반도체장치 제조방법
KR940018710A (ko) 홀로그램 광학 소자의 제조 방법
KR970052844A (ko) 반도체장치의 제조방법
KR970008356A (ko) 광로 조절 장치의 콘택홀 배선 방법
KR930022473A (ko) 다층배선 구조를 갖는 반도체 장치의 제조방법
KR950021079A (ko) 반도체장치의 제조방법
KR970003854A (ko) 다층 금속배선 형성방법
KR970018177A (ko) 반도체장치의 제조방법
KR960012363A (ko) 반도체장치의 제조방법
KR970003458A (ko) 미세 콘택홀의 형성방법
KR960002825A (ko) 반도체 소자의 캐패시터 제조방법
KR19980082864A (ko) 반도체 장치의 금속배선층 형성방법
KR970052391A (ko) 반도체 장치의 콘택홀 형성 방법
KR960005957A (ko) 다층배선 형성방법
KR940008014A (ko) 반도체 소자에서의 층간 절연막 형성방법
KR970030639A (ko) 평탄화된 필드절연막을 갖는 반도체 장치 및 그 제조방법
KR970030481A (ko) 반도체소자의 층간절연층 평탄화법
KR970052298A (ko) 반도체소자의 비아콘택 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060704

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee