KR970008408A - 광로 조절 장치의 다층 배선 평탄화 방법 - Google Patents
광로 조절 장치의 다층 배선 평탄화 방법 Download PDFInfo
- Publication number
- KR970008408A KR970008408A KR1019950023397A KR19950023397A KR970008408A KR 970008408 A KR970008408 A KR 970008408A KR 1019950023397 A KR1019950023397 A KR 1019950023397A KR 19950023397 A KR19950023397 A KR 19950023397A KR 970008408 A KR970008408 A KR 970008408A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- control device
- optical path
- forming
- path control
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 광로 조절 장치의 콘택홀 주위를 평탄화시키기 위한 다층 배선 평탄화 방법을 개시한다. 본 발명은 구동 기판상에 형성된 제1절연층을 패터닝시켜서 형성된 콘택홀을 통하여 패드와 전기적으로 연결된 제1도전층을 형성시키는 제1단계와, 상기 제1도전층상에 세라믹을 소정 두께로 적층시키고 열처리시켜서 제2절연층을 형성시키는 제2단계와, 상기 제2절연층상에 절연 물질을 적층시킨 후 에칭 백 공정에 의하여 제3절연층을 형성시키는 제3단계로 이루어진 광로 조절 장치의 다층 배선 평탄화 방법에 의해 달성되며 이에 의해서 도전층간의 전기적 쇼트 현상을 방지시키고 평탄한 표면을 제공하므로 광로 조절 장치의 성능을 향상시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 (가) 내지 (다)는 본 발명에 따라서 광로 조절 장치를 제작하기 위한 공정도.
Claims (5)
- 구동 기판(110) 상에 형성된 제1절연층(132)을 패터닝시켜서 형상된 콘택홀(140)을 통하여 패드(120)와 전기적으로 연결된 제1도전층(133)을 형성시키는 제1단계와, 상기 제1도전층(133) 상에 세라믹을 소정 두께로 적층시키고 열처리시켜서 제2절연층(134)을 형성시키는 제2단계와, 상기 제2절연층(134) 상에 절연 물질을 적층시킨 후 에치 백 공정에 의하여 제3절연층(210)을 형성시키는 제3단계로 이루어진 것을 특징으로 하는 광로 조절 장치의 다층 배선 평탄화 방법.
- 제1항에 있어서, 상기 에치 백 공정은 반응성 이온 식각에 의하여 수행되는 것을 특징으로 하는 광로 조절 장치의 다층 배선 평탄화 방법.
- 제1항에 있어서, 상기 에치 백 공정은 건식 식각 프로세서에 의하여 수행되는 것을 특징으로 하는 광로 조절 장치의 다층 배선 평탄화 방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제2절연층(134)을 구성하고 있는 세라믹은 압전 세라믹 또는 전왜 세라믹으로 이루어져 있는 것을 특징으로 하는 광로 조절 장치의 다층 배선 평탄화 방법.
- 제4항에 있어서, 상기 세라믹은 급가열 공정에 의한 열처리에 의하여 페로브스 카이트 결정 구조를 갖는 것을 특징으로 하는 광로 조절 장치의 다층 배선 평탄화 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950023397A KR970008408A (ko) | 1995-07-31 | 1995-07-31 | 광로 조절 장치의 다층 배선 평탄화 방법 |
| US08/695,320 US5808782A (en) | 1995-07-31 | 1996-07-29 | Thin film actuated mirror array having spacing member |
| JP8216600A JPH0950249A (ja) | 1995-07-31 | 1996-07-30 | 薄膜アクチュエーテッドミラーアレイにおける薄膜電極と能動マトリックス上の接続端子とを電気的に接続する方法及びこの方法を組み込んだ薄膜アクチュエーテッドミラーアレイの製造方法及びこの製造方法によって製造された薄膜アクチュエーテッドミラーアレイ |
| CN96106433A CN1164663A (zh) | 1995-07-31 | 1996-07-31 | 在薄膜致动反射镜中形成连接孔的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950023397A KR970008408A (ko) | 1995-07-31 | 1995-07-31 | 광로 조절 장치의 다층 배선 평탄화 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970008408A true KR970008408A (ko) | 1997-02-24 |
Family
ID=66540775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950023397A KR970008408A (ko) | 1995-07-31 | 1995-07-31 | 광로 조절 장치의 다층 배선 평탄화 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970008408A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100647022B1 (ko) * | 1998-07-15 | 2006-11-17 | 소니 가부시끼 가이샤 | 부호화 장치 및 부호화 방법, 복호 장치 및 복호 방법, 정보 처리 장치 및 정보 처리 방법 및 제공 매체 |
| KR100711012B1 (ko) * | 1998-10-07 | 2007-04-25 | 소니 가부시끼 가이샤 | 코딩 장치 및 방법, 디코딩 장치 및 방법, 데이터 처리 시스템, 기억 매체 및 신호 |
| KR100777144B1 (ko) * | 1998-10-07 | 2007-11-19 | 소니 가부시끼 가이샤 | 코딩 장치와 방법, 디코딩 장치와 방법, 데이터 처리 시스템, 저장 매체, 및 기록 매체 |
-
1995
- 1995-07-31 KR KR1019950023397A patent/KR970008408A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100647022B1 (ko) * | 1998-07-15 | 2006-11-17 | 소니 가부시끼 가이샤 | 부호화 장치 및 부호화 방법, 복호 장치 및 복호 방법, 정보 처리 장치 및 정보 처리 방법 및 제공 매체 |
| KR100711012B1 (ko) * | 1998-10-07 | 2007-04-25 | 소니 가부시끼 가이샤 | 코딩 장치 및 방법, 디코딩 장치 및 방법, 데이터 처리 시스템, 기억 매체 및 신호 |
| KR100777144B1 (ko) * | 1998-10-07 | 2007-11-19 | 소니 가부시끼 가이샤 | 코딩 장치와 방법, 디코딩 장치와 방법, 데이터 처리 시스템, 저장 매체, 및 기록 매체 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950034492A (ko) | 직접 웨이퍼 본딩 구조물 및 그 제조방법 | |
| KR960008417A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR980006387A (ko) | 아날로그용 반도체 소자의 폴리레지스터 및 그의 제조방법 | |
| KR960039404A (ko) | 불휘발성 메모리장치 및 그 제조방법 | |
| KR910010656A (ko) | 대전력용 반도체장치 | |
| KR970008408A (ko) | 광로 조절 장치의 다층 배선 평탄화 방법 | |
| KR970008493A (ko) | 광로 조절 장치의 콘택홀 배선 방법 | |
| KR100207381B1 (ko) | 광로 조절 장치의 콘택홀 배선 방법 | |
| KR970008492A (ko) | 광로 조절 장치의 다층 배선 평탄화 방법 | |
| KR0171142B1 (ko) | 광로 조절 장치의 콘택홀 배선 방법 | |
| KR970077762A (ko) | 광로 조절 장치의 제조 방법 | |
| KR970018553A (ko) | 반도체 메모리 장치의 커패시터 제조방법 | |
| KR870001655A (ko) | 반도체장치의 제조방법 | |
| KR100196833B1 (ko) | 광로 조절 장치의 콘택홀 배선 방법 | |
| KR100247911B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPS57176745A (en) | Manufacture of multilayer wiring | |
| JPH04188863A (ja) | 半導体装置及びその製造方法 | |
| JPS5690535A (en) | Production of integrated multilayer wiring strcuture | |
| JPS61194837A (ja) | 構造化された表面を電気絶縁し平らにする方法 | |
| JPS57160154A (en) | Manufacture of semiconductor device | |
| KR970054163A (ko) | 반도체 소자의 캐패시터 및 그 제조 방법 | |
| KR970054060A (ko) | 반도체 메모리 장치의 커패시터 제조방법 | |
| KR960008418A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970018048A (ko) | 반도체 장치의 비아 콘택(via contact) 형성방법 | |
| JPS57111046A (en) | Multilayer wiring layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |