KR970008360A - 집적회로 제조 방법 - Google Patents

집적회로 제조 방법 Download PDF

Info

Publication number
KR970008360A
KR970008360A KR1019960027223A KR19960027223A KR970008360A KR 970008360 A KR970008360 A KR 970008360A KR 1019960027223 A KR1019960027223 A KR 1019960027223A KR 19960027223 A KR19960027223 A KR 19960027223A KR 970008360 A KR970008360 A KR 970008360A
Authority
KR
South Korea
Prior art keywords
layer
conductive layer
conductive
substrate
forming
Prior art date
Application number
KR1019960027223A
Other languages
English (en)
Inventor
치티페디 사일리쉬
만신 머천트 사일리쉬
Original Assignee
제이. 티. 레버그
에이티앤드티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이. 티. 레버그, 에이티앤드티 코포레이션 filed Critical 제이. 티. 레버그
Publication of KR970008360A publication Critical patent/KR970008360A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

본 발명은 전자이동 저항성 집적회로 러너(electromigration resistant integrated circuit runner)의 제조 방법을 개시한다. 본 발명의 방법은 입자의 시준된 빔을 기판에 쪼여 금속 증착층(metal nucleating layer)(17)을 형성시키고, 이어서 비-시준 빔을 사용하여 나머지 금속층(19)을 형성시킨 다음, 층(17) 및 (19)들을 패턴화시켜 러너(runner)를 형성시킴을 포함한다.

Description

집적회로 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 예시적인 실시예를 이해하는데 유용한 집적회로의 부분단면도.

Claims (11)

  1. 전도성 입자의 시준된 빔(collimated beam)을 기판(11)에 쪼여 제1도전층(17)을 형성시키고, 이어서 상기 기판(11)에 비-시준된 전도성 입자를 스퍼터링시켜 상기 제1도전층(17)과 접촉하는 제도전층(19)을 형성시킴으로써 상기 기판(11)을 덮는(overlying) 층을 형성시킴을 포함하는 집적회로의 제조 방법.
  2. 제1항에 있어서, 상기 전도성 물질이 알루미늄인 방법.
  3. 제1항에 있어서, 상기 제1층(17) 및 제2층(19)을 함께 패턴화시켜 전도성 러너(conductive runner)를 형성시키는 단계를 더 포함하는 방법.
  4. 제1항에 있어서, 상기 제1도전층(17)이 50 내지 5000Å의 두께를 갖는 방법.
  5. 제1항에 있어서, 상기 제2도전층(19)이 2kÅ 내지 10kÅ의 두께를 갖는 방법.
  6. 제2항에 있어서, 상기 기판(11)이 전도성이며 상기 기판(11)의 일부를 노출시키는 비아(via)(15)를 가진 유전체(13)에 의해 부분적으로 보호되고, 상기 제1층(17) 및 제2층(19)이 실질적으로 상기 비아(via)에 충전되어 상기 유전체(13)를 보호하는 방법.
  7. 제1항에 있어서, 상기 기판과 상기 제1도전층(17) 사이에 하나 이상의 도전층(21)을 형성시키는 단계를 더 포함하는 방법.
  8. 제7항에 있어서, 상기 도전층(21)이 질화티타늄, 내화성 규화 금속 및 티타늄으로 이루어진 군중에서 선택되는 방법.
  9. 제7항에 있어서, 상기 제1도전층(17)을 형성시키기 전에 이층구조의 도전층(21)을 형성시키는 단계를 더 포함하는 방법.
  10. 제9항에 있어서, 상기 이층구조의 도전층(21)이 티타늄을 덮은 질화티타늄층인 방법.
  11. 제1항에 있어서, 상기 제2전도층(19) 상에 하나 이상의 도전층(21)을 형성시키는 단계를 더 포함하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960027223A 1995-07-07 1996-07-05 집적회로 제조 방법 KR970008360A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US49950995A 1995-07-07 1995-07-07
US08/499,509 1995-07-07

Publications (1)

Publication Number Publication Date
KR970008360A true KR970008360A (ko) 1997-02-24

Family

ID=23985538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960027223A KR970008360A (ko) 1995-07-07 1996-07-05 집적회로 제조 방법

Country Status (5)

Country Link
US (1) US5798300A (ko)
EP (1) EP0752718A3 (ko)
JP (1) JPH0936063A (ko)
KR (1) KR970008360A (ko)
TW (1) TW298674B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU5411498A (en) * 1996-12-12 1998-07-03 Asahi Kasei Kogyo Kabushiki Kaisha Method of manufacturing semiconductor device
US6365514B1 (en) * 1997-12-23 2002-04-02 Intel Corporation Two chamber metal reflow process
US6440082B1 (en) * 1999-09-30 2002-08-27 Medtronic Physio-Control Manufacturing Corp. Method and apparatus for using heart sounds to determine the presence of a pulse
US6747445B2 (en) 2001-10-31 2004-06-08 Agere Systems Inc. Stress migration test structure and method therefor
US20030207558A1 (en) * 2002-05-06 2003-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method forming copper containing semiconductor features to prevent thermally induced defects

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5219788A (en) * 1991-02-25 1993-06-15 Ibm Corporation Bilayer metallization cap for photolithography
DE4200809C2 (de) * 1991-03-20 1996-12-12 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
CA2061119C (en) * 1991-04-19 1998-02-03 Pei-Ing P. Lee Method of depositing conductors in high aspect ratio apertures
US5171412A (en) * 1991-08-23 1992-12-15 Applied Materials, Inc. Material deposition method for integrated circuit manufacturing
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5358616A (en) * 1993-02-17 1994-10-25 Ward Michael G Filling of vias and contacts employing an aluminum-germanium alloy
JP2928057B2 (ja) * 1993-07-01 1999-07-28 日本電気株式会社 半導体装置の製造方法
US5356836A (en) * 1993-08-19 1994-10-18 Industrial Technology Research Institute Aluminum plug process
US5427666A (en) * 1993-09-09 1995-06-27 Applied Materials, Inc. Method for in-situ cleaning a Ti target in a Ti + TiN coating process
US5360995A (en) * 1993-09-14 1994-11-01 Texas Instruments Incorporated Buffered capped interconnect for a semiconductor device
US5470790A (en) * 1994-10-17 1995-11-28 Intel Corporation Via hole profile and method of fabrication
US5604157A (en) * 1995-05-25 1997-02-18 Industrial Technology Research Institute Reduced notching of polycide gates using silicon anti reflection layer

Also Published As

Publication number Publication date
US5798300A (en) 1998-08-25
EP0752718A3 (en) 1997-03-05
TW298674B (ko) 1997-02-21
EP0752718A2 (en) 1997-01-08
JPH0936063A (ja) 1997-02-07

Similar Documents

Publication Publication Date Title
KR950034678A (ko) 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재
KR950025957A (ko) 적층 구조의 배선을 갖고 있는 반도체 디바이스 및 그 제조방법
KR930014956A (ko) 가용성 링크를 갖는 반도체 장치 제조방법
KR940010276A (ko) 반도체소자의 금속배선
KR950034482A (ko) 반도체 소자의 다층금속 배선의 형성방법
KR970008360A (ko) 집적회로 제조 방법
KR910019178A (ko) 반도체 접촉 구조 및 그 접촉 방법
KR920022456A (ko) 동 배선의 형성방법
KR930003256A (ko) 반도체 집적 회로에 금속화 배선층을 형성하는 방법
KR890005845A (ko) 배리어층을 가지고 있는 알루미늄 합금 반도체 장치 및 그 제조방법
JP2808616B2 (ja) 半導体装置の製造方法
KR950012744A (ko) 반도체 집적회로 제조방법
KR970008418A (ko) 에칭으로부터 비아 홀을 보호하기 위한 보호층을 포함하는 반도체 장치
KR920017186A (ko) 집적 회로의 도전성 구조
KR970072313A (ko) 반도체 금속박막의 배선방법
KR940022706A (ko) 비아콘택 제조방법
KR970072086A (ko) 반도체 소자의 금속 배선 형성 방법
KR930005182A (ko) Al-Si-Cu 합금배선 제조방법
KR940016669A (ko) 반도체 소자의 다층금속배선 형성방법
KR960019701A (ko) 집적 회로 및 그 제조 방법
KR940016870A (ko) 반도체 소자의 금속배선 형성방법
KR980006402A (ko) 에스렘 제조방법
KR940001277A (ko) 반도체장치의 제조방법
KR930001390A (ko) 금속 배선막 형성방법
KR940018932A (ko) 반도체 소자의 금속배선 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application