KR940018932A - 반도체 소자의 금속배선 제조방법 - Google Patents
반도체 소자의 금속배선 제조방법 Download PDFInfo
- Publication number
- KR940018932A KR940018932A KR1019930000614A KR930000614A KR940018932A KR 940018932 A KR940018932 A KR 940018932A KR 1019930000614 A KR1019930000614 A KR 1019930000614A KR 930000614 A KR930000614 A KR 930000614A KR 940018932 A KR940018932 A KR 940018932A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- insulating film
- semiconductor device
- manufacturing
- metal wiring
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 238000000034 method Methods 0.000 title claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 title claims abstract 23
- 239000002184 metal Substances 0.000 title claims abstract 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract 6
- 238000000151 deposition Methods 0.000 claims abstract 3
- 239000011229 interlayer Substances 0.000 claims 3
- 238000000059 patterning Methods 0.000 claims 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 2
- 229910052721 tungsten Inorganic materials 0.000 claims 2
- 239000010937 tungsten Substances 0.000 claims 2
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 210000000988 bone and bone Anatomy 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 abstract 1
- 238000001465 metallisation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 금속배선 제조방법에 관한 것으로, 1차 금속패턴시 생기는 골에 금속을 증착하여 이를 배선으로 이용하므로써, 사진식각 공정으로는 형성이 용치않는 미세패턴을 형성시킬 수 있고, 또한 골을 절연막으로 평탄화하지 않아도 되어 절연막의 두께가 낮아져 비아-콘택홀의 외형비가 작아 홀을 쉽게 채울 수 있고 배선간의 간격을 여유있게 할 수 있고 고집적 반도체 소자의 제조에 적용이 가능하다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 반도체 소자 금속배선 공정 단면도.
Claims (4)
- 다결정실리콘(1)위에 층간절연막(2)을 증착하고, 상기 층간절연막(2)을 패터닝하여 제 1 금속접촉홀(3)을 형성하고, 제 1금속(4)을 증착하는 공정과, 상기 제 1 금속(4)을 패터닝하여 제 1 금속배선(4a)을 형성하고 제 1 금속절연막(6a)을 형성하는 공정과, 상기 제 1 금속절연막(6a)을 패터닝하여 제 2 금속접촉홀(14)을 형성하고, 제 2 금속(15)을 증착하는 공정과, 상기 제 2 금속(15)을 제 1 절연막(6a)와 평탄하게 식각하고 제 2 금속패턴을 형성하는 공정과, 전표면에 제 2 금속절연막(16)을 증착하고, 제 1 금속간 절연막(6a) 및 제 2 금속간 절연막(16)을 패터닝하여 비아-콘택홀(12)을 형성하고 전표면에 제3금속(17)을 증착하는 공정으로 이루어짐을 특징으로 하는 반도체 소자의 금속배선 제조방법.
- 제 1 항에 있어서, 층간절연막(2)위에 증착되는 제 1 금속(4)으로 알루미늄이나 텅스텐을 사용하여 제조됨을 특징으로 하는 반도체 소자의 금속배선 제조방법.
- 제 1 항에 있어서, 제 2 금속(15) 절연막으로 산화막 또는 질화막을 사용하여 제조됨을 특징으로 하는 반도체 소자의 금속배선 제조방법.
- 제1항에 있어서, 제 2 금속배선(4a)으로 이용되는 금속을 텅스텐으로 함을 특징으로 하는 반도체 소자의 금속배선 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930000614A KR960006962B1 (ko) | 1993-01-19 | 1993-01-19 | 반도체 소자의 금속배선 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930000614A KR960006962B1 (ko) | 1993-01-19 | 1993-01-19 | 반도체 소자의 금속배선 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940018932A true KR940018932A (ko) | 1994-08-19 |
| KR960006962B1 KR960006962B1 (ko) | 1996-05-25 |
Family
ID=19349774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930000614A KR960006962B1 (ko) | 1993-01-19 | 1993-01-19 | 반도체 소자의 금속배선 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960006962B1 (ko) |
-
1993
- 1993-01-19 KR KR1019930000614A patent/KR960006962B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960006962B1 (ko) | 1996-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950034678A (ko) | 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재 | |
| KR920020620A (ko) | 반도체 집적회로장치의 배선접속구조 및 그 제조방법 | |
| KR940016513A (ko) | 반도체소자의 저저항 접촉형성방법 | |
| KR950034682A (ko) | 반도체 소자의 금속배선 제조방법 | |
| KR940018932A (ko) | 반도체 소자의 금속배선 제조방법 | |
| KR950012744A (ko) | 반도체 집적회로 제조방법 | |
| KR970051844A (ko) | 반도체 장치의 얼라인 키 패턴 형성방법 | |
| KR920017186A (ko) | 집적 회로의 도전성 구조 | |
| KR970017961A (ko) | 반도체 집적회로장치 및 그의 제조방법 | |
| KR970003508A (ko) | 반도체소자의 제조방법 | |
| KR970052368A (ko) | 티(t)자 형태의 금속 플러그를 갖는 반도체 장치 및 그 제조방법 | |
| KR950034526A (ko) | 고부하저항 제조방법 | |
| KR960026235A (ko) | 반도체 소자의 금속층 형성방법 | |
| KR880005661A (ko) | 반도체 집적회로 소자 제조 공정 | |
| KR930011110A (ko) | 반도체 기억소자의 비트라인 제조 방법 및 그 구조 | |
| KR950030311A (ko) | 금속배선 형성방법 | |
| KR970052537A (ko) | 반도체장치의 제조방법 | |
| KR940016625A (ko) | 알루미늄 합금배선 평탄화 방법 | |
| KR980005596A (ko) | 반도체 장치의 금속콘택 형성방법 | |
| KR960005957A (ko) | 다층배선 형성방법 | |
| KR940001280A (ko) | 반도체 장치의 제조방법 | |
| KR960005847A (ko) | 금속배선간 절연막 형성방법 | |
| KR960026649A (ko) | 커플링 노이즈 감소를 위한 반도체장치 및 그 제조방법 | |
| KR960035817A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR950025869A (ko) | 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090427 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |