KR960035817A - 반도체 소자의 콘택홀 형성방법 - Google Patents
반도체 소자의 콘택홀 형성방법 Download PDFInfo
- Publication number
- KR960035817A KR960035817A KR1019950006191A KR19950006191A KR960035817A KR 960035817 A KR960035817 A KR 960035817A KR 1019950006191 A KR1019950006191 A KR 1019950006191A KR 19950006191 A KR19950006191 A KR 19950006191A KR 960035817 A KR960035817 A KR 960035817A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- contact hole
- planarization layer
- forming
- planarization
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 239000004065 semiconductor Substances 0.000 title claims abstract 6
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000005530 etching Methods 0.000 claims abstract 6
- 239000012535 impurity Substances 0.000 claims abstract 4
- 238000001459 lithography Methods 0.000 claims abstract 3
- 239000007788 liquid Substances 0.000 claims 3
- 150000004767 nitrides Chemical class 0.000 claims 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- 230000001747 exhibiting effect Effects 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 높은 단차를 이루는 고집적 소자에서도 양호한 스텝커버리지 특성을 나타내는 반도체 소자의 콘택홀 형성방법에 관한 것으로, 반도체기판에 게이트전극층, 절연층을 포함하는 하지층 형성후 평탄화층을 형성하되, 원하는 평탄화층의 두께보다 두껍게 형성하는 제1단계; 콘택 마스크를 사용한 리소그래피 공정을 통해 상기 평탄화층을 식각하되, 콘택홀 하부에 소정정도 잔류하도록 하는 제2단계; 콘택홀 하부의 식각률을 증대시키기 위해 불순물을 이온주입하는 제3단계; 블랭킷 에치백 식각으로 상기 평탄화층중 원하는 두께보다 더 형성된 두께 및 콘택홀 하부에 잔류하는 평탄화층을 제거하는 제4단계를 포함하여 이루어지는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 일실시예에 따른 콘택홀 형성후 금속배선 형성과정을 나타내는 단면도.
제3도는 본 발명의 다른 실시예에 따른 콘택홀 형성과정을 나타내는 단면도.
Claims (5)
- 반도체 소자의 콘택홀 형성방법에 있어서, 반도체기판에 게이트전극층, 절연층을 포함하는 하지층형성후 평찬화층을 형성하되, 원하는 평탄화층의 두께보다 두껍게 형성하는 제1단계; 콘택 마스크를 사용한 리소그래피 공정을 통해 상기 평탄화층을 식각하되, 콘택홀하부에 소정정도 잔류하도록 하는 제2단계; 콘택홀 하부의 식각률을 증대시키기 위해 불순물을 이온주입하는 제3단계; 블랭킷 에치백 식각으로 상기 평탄화층 중 두께보다 더 형성된 두께 및 콘택홀 하부에 잔류하는 평탄화층을 제거하는 제4단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 제1항에 있어서, 상기 평탄화층은 불순물을 함유한 절연층인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 제2항에 있어서, 상기 불순물을 함유한 절연층은 BPSG층인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 제3항에 있어서, 상기 제1단계의 BPSG층은 예정된 두께의 1.5배 두께로 과다 증착한 후 플로우시킴으로써 형성되는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 반도체 소자의 콘택홀 형성방법에 있어서, 반도체기판에 게이트전극층, 절연층을 포함하는 하지층 형성후 평탄화층을 형성하는 제1단계; 질화층, 액상절연층을 형성하는 제2단계; 콘택 마스크를 사용한 리소그래피 공정을 통해 상기 액상절연층, 질화층, 평탄화층을 식각하되, 콘택홀 하부에 평탄화층이 소정정도 잔류하도록 하는 제3단계; 상기 질화층을 식각정지층으로 이용한 블랭킷 에치백 식각으로 상기 액상절연층 및 콘택홀 하부에 잔류하는 평탄화층을 제거하는 제4단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950006191A KR100358127B1 (ko) | 1995-03-23 | 1995-03-23 | 반도체소자의콘택홀형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950006191A KR100358127B1 (ko) | 1995-03-23 | 1995-03-23 | 반도체소자의콘택홀형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960035817A true KR960035817A (ko) | 1996-10-28 |
KR100358127B1 KR100358127B1 (ko) | 2003-01-10 |
Family
ID=37490383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950006191A KR100358127B1 (ko) | 1995-03-23 | 1995-03-23 | 반도체소자의콘택홀형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100358127B1 (ko) |
-
1995
- 1995-03-23 KR KR1019950006191A patent/KR100358127B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100358127B1 (ko) | 2003-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940020531A (ko) | 콘택홀에 금속플러그 제조방법 | |
KR960035817A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR960019522A (ko) | 반도체 소자의 플러그 형성방법 | |
KR960002486A (ko) | 반도체 소자의 다중 금속층 형성방법 | |
KR960042958A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
KR970003468A (ko) | 반도체소자의 콘택홀 형성방법 | |
KR940016503A (ko) | 텅스텐을 이용한 콘택플러그 제조방법 | |
KR970053546A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
KR960036043A (ko) | 다층 게이트 전극을 갖는 모스 트랜지스터 제조방법 | |
KR980005466A (ko) | 반도체 장치의 금속배선 형성방법 | |
KR940001279A (ko) | 반도체의 금속배선 형성방법 | |
KR960002714A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
KR970030326A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR970030639A (ko) | 평탄화된 필드절연막을 갖는 반도체 장치 및 그 제조방법 | |
KR970052537A (ko) | 반도체장치의 제조방법 | |
KR950025869A (ko) | 콘택홀 형성방법 | |
KR940010366A (ko) | 반도체 소자의 콘택홀 제조방법 | |
KR960026221A (ko) | 반도체 소자 제조방법 | |
KR960005957A (ko) | 다층배선 형성방법 | |
KR970052361A (ko) | 반도체장치의 콘택형성방법 | |
KR960002547A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR970052398A (ko) | 반도체 장치의 제조방법 | |
KR930001389A (ko) | 메탈 콘택 형성 방법 | |
KR960026568A (ko) | 반도체소자의 소자분리절연막 제조방법 | |
KR960026159A (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |