KR890005845A - 배리어층을 가지고 있는 알루미늄 합금 반도체 장치 및 그 제조방법 - Google Patents

배리어층을 가지고 있는 알루미늄 합금 반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR890005845A
KR890005845A KR1019880011285A KR880011285A KR890005845A KR 890005845 A KR890005845 A KR 890005845A KR 1019880011285 A KR1019880011285 A KR 1019880011285A KR 880011285 A KR880011285 A KR 880011285A KR 890005845 A KR890005845 A KR 890005845A
Authority
KR
South Korea
Prior art keywords
aluminum
layer
niobium
alloy
titanium
Prior art date
Application number
KR1019880011285A
Other languages
English (en)
Inventor
엠.파라하니 모하마드
피.엥 로렌스
이. 터너 티모디
Original Assignee
포올 밸로트
에스지에스 톰슨 마이크로일펙트로닉스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포올 밸로트, 에스지에스 톰슨 마이크로일펙트로닉스 인코포레이티드 filed Critical 포올 밸로트
Publication of KR890005845A publication Critical patent/KR890005845A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용 없음

Description

배리어층을 가지고 있는 알루미늄 합금 반도체 장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (34)

  1. 실리콘 기판과 이 실리콘 기판 위에 있는 알루미늄 또는 알루미늄 합금 전도도로 이루어져 있으며, 전도로가 전도로의 길이를 따라 거의 순수한 티타늄 또는 니오븀층에 의해 기판으로부터 거의 완전히 분리되어 있고 티타늄 또는 니오븀이 상기 알루미늄 또는 알루미늄 합금로 및 실리콘 기판과 직접 접하는 것을 특징으로 하는 반도체 장치.
  2. 제 1항에 있어서, 알루미늄 합금에 실리콘이 거의 없는 것을 특징으로 하는 반도체 장치.
  3. 제 1항에 있어서, 티타늄 또는 니오븀 층의 두께가 약 500-2000Å인 것을 특징으로 하는 반도체 장치.
  4. 제 1하에 있어서, 알루미늄 또는 알루미늄 합금의 두께가 약 4000-15000Å인것을 특징으로 하는 반도체 장치.
  5. 제 1항에 있어서, 알루미늄 합금이 알루미늄-구리합금인 것을 특징으로 하는 반도체 장치.
  6. 제 5항에 있어서, 구리가 합금에 합금의 약 0.25-2.0중량부의 양으로 존재하는 것을 특징으로 하는 반도체 장치.
  7. 제 6항에 있어서, 합금의 구리 함량이 0.5wt.%인 것을 특징으로 하는 반도체 장치.
  8. 제 1항에 있어서, 상기층이 거의 순수한 티타늄인 것을 특징으로 하는 반도체 장치.
  9. 제 1항에 있어서, 상기층이 거의 순수한 니오븀인 것을 특징으로 하는 반도체 장치.
  10. 제 1항에 있어서, 전도로에 실리콘이 거의 없이 합금 구리가 약 0.6wt.%함유되어 있으며 두께가 약 4000-15000Å이고 티타늄 또는 이 니오븀 층의 두께가 약 500-2000Å인 것을 특징으로 하는 반도체 장치.
  11. 회로부를 그 위에 가지고 있는 실리콘 기판을 만들고 절연층이 회로부에 상응하는 컨택 오프닝을 가지고 있도록 이 기판과 회로부 위에 절연층을 만들고, 이 컨택 오프닝을 통해 회로부와 접속되는 절연층 위에 거의 순수한 티타늄 또는 니오븀 전도층을 만들고 이 티타늄 또는 니오븀 층 위에 알루미늄 또는 알루미늄 합금의 2차 전도층을 만들고 기판 절연층으로 부터 거의 완전히 분리되어 있는 알루미늄층을 패턴화 시키는 것으로이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  12. 제 11항에 있어서, 알루미늄 합금에 실리콘이 거의 없는 것을 특징으로 하는 방법.
  13. 제 11항에 있어서, 티타늄 또는 니오븀로의 두께가 약 500-2000Å인 것을 특징으로 하는 방법.
  14. 제 11항에 있어서, 알루미늄 또는 알루미늄 합금의 두께가 약 4000-15000Å인 것을 특징으로 하는 방법.
  15. 제 11항에 있어서, 알루미늄 합금이 알루미늄-구리 합금인 것을 특징으로 하는방법.
  16. 제 15항에 있어서, 구리가 합금에 약 0.25-4wt.%의 양으로 존재하는 것을 특징으로 하는 방법.
  17. 제 16항에 있어서, 합금에 구리가 약 0.5wt.%함유되어 있는 것을 특징으로 하는 방법.
  18. 제 11항에 있어서, 1차 전도층이 거의 순수한 티타늄인 것을 특징으로 하는 방법.
  19. 제 11항에 있어서, 1차 전도층이 거의 순수한 니오븀인 것을 특징으로 하는 방법.
  20. 제 11항에 있어서, 2차 전도층이 실리콘이 거의 없이 합금 구리를 약 0.6wt.%함유하며 두께가 약 4000-15000Å이며 티타늄 또는 니오븀 1차 전도로의 두께가 약 500-2000Å인 것을 특징으로 하는 방법.
  21. 회로부가 그 위에 있는 실리콘 기판과 절연층이 회로부에 상응하는 컨택 오프닝을 가지고 있게 하여 이 기판 및 회로부 위에 절연층을 만들고, 이 컨택 오프닝을 통한 회로부를 통해 회로부와 접속되는 절연층위에 거의 순수한 티타늄 또는 니오븀 전도층을 만들고, 이 티타늄 또는 니오븀 층위에 의해 알루미늄 또는 알루미늄합금의 2차 전도층을 만들고, 이 알루미늄층이 티타늄 또는 니오븀 층에 의해 절연층과 기판으로 부터 완전히 분리되게하고, 두 전도층을 동시에 원하는 패턴으로 패턴화시키고, 전도 패턴의 원하는 부분에 상응하는 절연층에 오프닝을 만들고, 이 오프닝을 통해 전도 팬턴과 접속되는 2차 절연층 위에 거의 순수한 티타늄 또는 니오븀의 2차 전도층을 만들고, 이 2차 티타늄 또는 니오븀 층위에 2차 알루미늄 또는 알루미늄 합금 층을 만들고, 이 2차 알루미늄 또는 알루미늄 합금층을 티타늄 또는 니오븀에 위에 패턴화시키는 것으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  22. 제 21항에 있어서, 오프닝과 알루미늄 또는 알루미늄 합금을 통해 절연층이 티타늄 또는 니오븀 위에 만들어지는 것을 특징으로 하는 방법.
  23. 제 21항에 있어서, 2차 알루미늄 합금에 실리콘이 반드시 없는 것을 특징으로 하는 방법.
  24. 제 21항에 있어서, 2차 티타늄 또는 니오븀의 두께가 약 500-2000Å인 것을 특징으로 하는 방법.
  25. 제 21항에 있어서, 알루미늄 또는 알루미늄 합금의 두께가 약 4000-15000Å인 것을 특징으로 하는 방법.
  26. 제 21항에 있어서, 알루미늄 합금이 알루미늄-구리 합금인 것을 특징으로 하는방법.
  27. 제 26항에 있어서, 구리가 합금에 0.25-4.0wt.%의 양으로 존재하는 것을 특징으로 하는 방법.
  28. 제 27항에 있어서, 합금에 구리가 0.5wt.%함유되어 있는 것을 특징으로 하는 방버.
  29. 제 21항에 있어서, 하부 전도층이 거의 순수한 티타늄인 것을 특징으로 하는 방법.
  30. 제 21항에 있어서, 하부 전도층이 거의 순수한 니오븀인 것을 특징으로 하는 방법.
  31. 제 21항에 있어서, 2차 전도층이 실리콘이 거의 없이 구리 함량이 약 0.5wt.%이고 두께가 약 4000-15000Å이며 두께가 약 500-2000Å인 거의 순수한 티타늄 층을 덮고 있는 것을 특징으로 하는 방법.
  32. 제 20항에 있어서, 1차 전도층이 거의 순수한 니오븀인 것을 특징으로 하는 방법.
  33. 제 31항에 있어서, 하부 전도층이 거의 순수한 니오븀인 것을 특징으로 하는 방법.
  34. 먼저 니오븀 박층을 데포지트하고 이어서 알루미늄 또는 알루미늄 합금층을 데포지트하는 것을 특징으로 하는 알루미늄 또는 알루미늄 합금 박막의 표면 반사율의 조절방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880011285A 1987-09-09 1988-09-01 배리어층을 가지고 있는 알루미늄 합금 반도체 장치 및 그 제조방법 KR890005845A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9493687A 1987-09-09 1987-09-09
US07/094,936 1987-09-09

Publications (1)

Publication Number Publication Date
KR890005845A true KR890005845A (ko) 1989-05-17

Family

ID=22248034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880011285A KR890005845A (ko) 1987-09-09 1988-09-01 배리어층을 가지고 있는 알루미늄 합금 반도체 장치 및 그 제조방법

Country Status (3)

Country Link
EP (1) EP0307272A3 (ko)
JP (1) JPH0199255A (ko)
KR (1) KR890005845A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5171642A (en) * 1989-04-17 1992-12-15 International Business Machines Corporation Multilayered intermetallic connection for semiconductor devices
US5071714A (en) * 1989-04-17 1991-12-10 International Business Machines Corporation Multilayered intermetallic connection for semiconductor devices
US5008217A (en) * 1990-06-08 1991-04-16 At&T Bell Laboratories Process for fabricating integrated circuits having shallow junctions
JP2937613B2 (ja) * 1991-07-16 1999-08-23 日本電気株式会社 薄膜配線およびその製造方法
US5606203A (en) * 1993-01-20 1997-02-25 Kabushiki Kaisha Toshiba Semiconductor device having Al-Cu wiring lines where Cu concentration is related to line width
US5926736A (en) * 1996-10-30 1999-07-20 Stmicroelectronics, Inc. Low temperature aluminum reflow for multilevel metallization
US6191032B1 (en) 1997-02-04 2001-02-20 Advanced Micro Devices, Inc. Thin titanium film as self-regulating filter for silicon migration into aluminum metal lines
US6307267B1 (en) 1997-12-26 2001-10-23 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
KR100398539B1 (ko) 1998-06-29 2003-09-19 가부시끼가이샤 도시바 스퍼터 타겟
DE19958200B4 (de) * 1999-12-02 2006-07-06 Infineon Technologies Ag Mikroelektronische Struktur und Verfahren zu deren Herstellung
US6528180B1 (en) 2000-05-23 2003-03-04 Applied Materials, Inc. Liner materials

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL159822B (nl) * 1969-01-02 1979-03-15 Philips Nv Halfgeleiderinrichting.
US4107726A (en) * 1977-01-03 1978-08-15 Raytheon Company Multilayer interconnected structure for semiconductor integrated circuit
JPS59198734A (ja) * 1983-04-25 1984-11-10 Mitsubishi Electric Corp 多層配線構造

Also Published As

Publication number Publication date
JPH0199255A (ja) 1989-04-18
EP0307272A3 (en) 1989-07-12
EP0307272A2 (en) 1989-03-15

Similar Documents

Publication Publication Date Title
KR900005585A (ko) 땜납 돌출형 반도체장치와 그 제조방법
KR920020620A (ko) 반도체 집적회로장치의 배선접속구조 및 그 제조방법
KR890007386A (ko) 반도체 장치 및 그 제조방법
KR890004420A (ko) 전도 링크 회로
KR840001777A (ko) 반도체 집적회로 장치
KR910008854A (ko) 전기 또는 전자회로의 성형에 사용되는 세라믹기판
KR920008849A (ko) 반도체 장치 제조방법
KR880013239A (ko) 반도체소자의 접속구멍형성 방법
KR890005845A (ko) 배리어층을 가지고 있는 알루미늄 합금 반도체 장치 및 그 제조방법
KR920015590A (ko) Ccd 촬상기
KR920010620A (ko) 다층 상호접속선을 위한 알루미늄 적층 접점/통로 형성방법
KR930003256A (ko) 반도체 집적 회로에 금속화 배선층을 형성하는 방법
KR910019178A (ko) 반도체 접촉 구조 및 그 접촉 방법
KR910013541A (ko) 반도체 장치의 제조방법
KR910007159A (ko) Mos형 반도체장치
KR950021526A (ko) 반도체 장치 및 그의 제조방법
KR950012701A (ko) 박막 저항체를 갖는 반도체 장치
KR870008388A (ko) 반도체장치 및 그 제조방법
FR2423953A1 (fr) Circuit imprime a composants electroniques incorpores et son procede de fabrication
JPS54117680A (en) Semiconductor device
KR970008418A (ko) 에칭으로부터 비아 홀을 보호하기 위한 보호층을 포함하는 반도체 장치
KR910019176A (ko) 감소된 부식 가능성을 갖는 금속화 시스템 및 이에 의한 반도체 집적회로의 제조방법
JPS5541731A (en) Semiconductor device
KR920005311A (ko) 플레이팅 전극 배선을 갖는 반도체 장치 및 그 제조방법
JPS56130920A (en) Forming method of electrode for semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid