KR960702157A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR960702157A
KR960702157A KR1019950704528A KR19950704528A KR960702157A KR 960702157 A KR960702157 A KR 960702157A KR 1019950704528 A KR1019950704528 A KR 1019950704528A KR 19950704528 A KR19950704528 A KR 19950704528A KR 960702157 A KR960702157 A KR 960702157A
Authority
KR
South Korea
Prior art keywords
signal line
semiconductor device
source
pmos transistor
floating gate
Prior art date
Application number
KR1019950704528A
Other languages
English (en)
Inventor
타다시 시바타
타다히로 오미
Original Assignee
타다시 시바타
타다히로 오미
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타다시 시바타, 타다히로 오미 filed Critical 타다시 시바타
Publication of KR960702157A publication Critical patent/KR960702157A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5611—Multilevel memory cell with more than one control gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

대기상태의 소비전력이 제로이고 다중치 또는 아날로그 데이타의 비휘발성 저장이 가능한 판독전용 메모리를 실현한 반도체 장치가 제공된다. 이 반도체 장치는 소스 폴로워 회로구성에 있어서 적어도 하나의 n채널 또는 p채널 트랜지스터로 구성된다. 이 소스 폴로워 회로의 입력은 다수의 콘트롤 게이트에 용량결합된 플로팅 게이트이다. 콘트롤 게이트에 인가된 전압과 이 콘트를 게이트들의 결합비가 플로텅 게이트의 전위를 결정한다. 소스 폴로워 회로의 드레인 전극에 전압이 인가될때, 이 소스-전극 전위가 플로팅 케이트 전위와 거의 같게된다.

Description

반도체 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도(a) 및 (b)는 본 발명에 의한 제조방법을 실행하기 위한 결정제조장치의 동작을 설명하는 도면이다.
제7도는 반자성 반도체 단결정의 각 조성에 있어서의 베르데 정수의 값을 MnTe-HgTe-CdTe의 모의 3원계상도에서 나타낸 도면이다.

Claims (8)

  1. 소스 폴로워 구성에 접속된 적어도 하나의 NMOS 트랜지스터를 구비하며, 상기 NMOS 트랜지스터의 드레인 전극은 제1신호선에 접속되고, 상기 NMOS 트랜지스턱의 소스는 저전위로 초기 프리차아지된 비드선에 접속되며, 상기 NMOS 트랜지스터의 게이트 전극은 플로팅 게이트 이고, 상기 플로팅 게이트는 제2신호선 또는 0 V에 접속된 적어도 두개의 입력 게이트에 용량결합되는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 NMOS 트랜지스터의 소스는 그의 게이트전극이 워드선에 접속된 적어도 하나의 NMOS 또는 PMOS 트랜지스터를 통해 비토션에 접속되는 반도체 장치.
  3. 제1항에 있어서, 상기 제1신호선은 V0공급전압이고 상기 제2신호선은 워드선인 반도체 장치.
  4. 제1항에 있어서, 상기 제1신호선과 제2신호선은 모두 워드선인 반도체 장치.
  5. 소스 폴로워 구성에 접속된 적어도 하나의 PMOS 트랜지스터를 구비하며, 상기 PMOS 트랜지스터의 드레인 전극은 제1신호선에 접속되고, 상기 PMOS 트랜지스터의 소스는 고전위로 초기 프리차아지된 비토션에 접속되며, 상기 PMOS 트랜지스터의 게이트 전극은 플로팅 게이트이고, 상기 플로팅 게이트는 제2신호선 또는 0 V에 접속된 적어도 두개의 입력 게이트에 용량결합되는 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서, 상기 PMOS 트랜지스터의 소스는 그의 게이트 전극이 워드선에 접속된 적어도 하나의 NMOS 또는 PMOS 트랜지스터를 통해 비토션에 접속되는 반도체 장치.
  7. 제5항에 있어서, 상기 제1신호선은 Vss공급전압이고 상기 제2신호선은 워드선인 반도체 장치.
  8. 제5항에 있어서, 상기 제1신호선과 제2신호선은 모두 워드선인 반도체 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950704528A 1994-02-15 1994-02-15 반도체 장치 KR960702157A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1994/000217 WO1995022145A1 (en) 1994-02-15 1994-02-15 Semiconductor device

Publications (1)

Publication Number Publication Date
KR960702157A true KR960702157A (ko) 1996-03-28

Family

ID=14098190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950704528A KR960702157A (ko) 1994-02-15 1994-02-15 반도체 장치

Country Status (5)

Country Link
US (1) US5719520A (ko)
EP (1) EP0694198A1 (ko)
JP (1) JP3601540B2 (ko)
KR (1) KR960702157A (ko)
WO (1) WO1995022145A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10224224A (ja) * 1997-02-03 1998-08-21 Sunao Shibata 半導体演算装置
JPH10283793A (ja) * 1997-02-06 1998-10-23 Sunao Shibata 半導体回路
JPH10257352A (ja) 1997-03-15 1998-09-25 Sunao Shibata 半導体演算回路
JPH10260817A (ja) 1997-03-15 1998-09-29 Sunao Shibata 半導体演算回路及びデ−タ処理装置
JPH1196276A (ja) 1997-09-22 1999-04-09 Sunao Shibata 半導体演算回路
US5912836A (en) * 1997-12-01 1999-06-15 Amic Technology, Inc. Circuit for detecting both charge gain and charge loss properties in a non-volatile memory array
JP2000222386A (ja) * 1998-11-25 2000-08-11 Advantest Corp 積和回路及び傾き検出装置
AU2003285092A1 (en) * 2002-10-29 2004-05-25 Cornell Research Foundation, Inc. Chemical-sensitive floating gate field effect transistor
US7408399B2 (en) * 2005-06-27 2008-08-05 International Rectifier Corporation Active driving of normally on, normally off cascoded configuration devices through asymmetrical CMOS
US7400527B2 (en) * 2006-03-16 2008-07-15 Flashsilicon, Inc. Bit symbol recognition method and structure for multiple bit storage in non-volatile memories
US8436411B2 (en) * 2009-01-06 2013-05-07 United Microelectronics Corp. Non-volatile memory
US8064253B2 (en) * 2009-09-15 2011-11-22 Toshiba America Research, Inc. Multi-valued ROM using carbon-nanotube and nanowire FET
CN105448342B (zh) * 2014-05-29 2020-05-05 展讯通信（上海）有限公司 Rom存储单元、存储阵列、存储器及读取方法
CN105336372B (zh) * 2014-05-29 2020-02-11 展讯通信（上海）有限公司 Rom存储单元、存储阵列、存储器及读取方法
US11081159B1 (en) * 2020-07-15 2021-08-03 Ferroelectric Memory Gmbh Memory cell arrangement and methods thereof
US11189331B1 (en) 2020-07-15 2021-11-30 Ferroelectric Memory Gmbh Memory cell arrangement and methods thereof
US11950430B2 (en) 2020-10-30 2024-04-02 Ferroelectric Memory Gmbh Memory cell, capacitive memory structure, and methods thereof
US20220139934A1 (en) 2020-10-30 2022-05-05 Ferroelectric Memory Gmbh Memory cell, capacitive memory structure, and methods thereof
CN117321773A (zh) * 2021-04-19 2023-12-29 达特茅斯学院董事会 多栅极像素内源极跟随器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4090257A (en) * 1976-06-28 1978-05-16 Westinghouse Electric Corp. Dual mode MNOS memory with paired columns and differential sense circuit
JPS6046554B2 (ja) * 1978-12-14 1985-10-16 株式会社東芝 半導体記憶素子及び記憶回路
US4314265A (en) * 1979-01-24 1982-02-02 Xicor, Inc. Dense nonvolatile electrically-alterable memory devices with four layer electrodes
JPS6050940A (ja) * 1983-08-31 1985-03-22 Toshiba Corp 半導体集積回路
JPS6074577A (ja) * 1983-09-30 1985-04-26 Toshiba Corp 不揮発性半導体メモリ装置
JP2662559B2 (ja) * 1989-06-02 1997-10-15 直 柴田 半導体装置
US4961002A (en) * 1989-07-13 1990-10-02 Intel Corporation Synapse cell employing dual gate transistor structure
US5280446A (en) * 1990-09-20 1994-01-18 Bright Microelectronics, Inc. Flash eprom memory circuit having source side programming
EP0570584A1 (en) * 1991-01-12 1993-11-24 SHIBATA, Tadashi Semiconductor device
TW208086B (ko) * 1991-03-21 1993-06-21 Shibata Naoru
JPH0677426A (ja) * 1992-08-26 1994-03-18 Sunao Shibata 半導体集積回路

Also Published As

Publication number Publication date
WO1995022145A1 (en) 1995-08-17
EP0694198A1 (en) 1996-01-31
US5719520A (en) 1998-02-17
JPH08509090A (ja) 1996-09-24
JP3601540B2 (ja) 2004-12-15

Similar Documents

Publication Publication Date Title
KR960702157A (ko) 반도체 장치
KR960011206B1 (ko) 반도체메모리장치의 워드라인구동회로
KR0155078B1 (ko) 강전계용의 mos 회로를 갖춘 반도체 회로
KR960009412A (ko) 레벨 변환 회로
KR940018874A (ko) 불휘발성 반도체 기억장치
KR870011616A (ko) 센스 앰프
KR970023375A (ko) 데이터 유지회로
KR940012398A (ko) 집적회로 메모리용 감지 증폭기, 집적회로 메모리 및 집적회로 메모리 감지 증폭기 작동 방법
KR900005439A (ko) Eeprom 메모리 셀용 구동 회로
US4387444A (en) Non-volatile semiconductor memory cells
KR950020749A (ko) 반도체 불휘발성 기억장치
KR940010529A (ko) 입력 버퍼
KR890008837A (ko) 바이폴라 콤프리멘타리 금속산화막 반도체를 사용하는 논리회로와 그 논리회로를 갖는 반도체 메모리장치
KR890013902A (ko) 디코오더 회로
KR870002593A (ko) 불휘발성 반도체 기억장치
KR910006997A (ko) 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로
KR940025178A (ko) 데이터 출력회로
US5757713A (en) Adjustable write voltage circuit for SRAMS
JPH0581999B2 (ko)
KR900005467A (ko) 불휘발성 반도체기억장치
JPS63253425A (ja) バスドライブ回路
KR970051170A (ko) 메모리 셀 어레이 및 그를 이용한 프로그램 방법
KR910016006A (ko) Rom 회로
JPH03125397A (ja) 論理定義用メモリ
KR970023436A (ko) 구동 n-채널 트랜지스터를 갖는 플립-플롭 회로 타입의 스태틱 반도체 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee