KR900005467A - 불휘발성 반도체기억장치 - Google Patents

불휘발성 반도체기억장치 Download PDF

Info

Publication number
KR900005467A
KR900005467A KR1019890013570A KR890013570A KR900005467A KR 900005467 A KR900005467 A KR 900005467A KR 1019890013570 A KR1019890013570 A KR 1019890013570A KR 890013570 A KR890013570 A KR 890013570A KR 900005467 A KR900005467 A KR 900005467A
Authority
KR
South Korea
Prior art keywords
power supply
semiconductor memory
bln
coupled
bit lines
Prior art date
Application number
KR1019890013570A
Other languages
English (en)
Other versions
KR920005154B1 (ko
Inventor
노부아키 오츠카
스미오 다나카
준이치 미야모토
시게루 아츠미
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR900005467A publication Critical patent/KR900005467A/ko
Application granted granted Critical
Publication of KR920005154B1 publication Critical patent/KR920005154B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards

Landscapes

  • Read Only Memory (AREA)

Abstract

내용 없음.

Description

불휘발성 반도체기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예에 따른 불휘발성 반도체기억장치의 구성을 도시해 놓은 회로도.
제2도 및 제3도는 각각 제1도에 도시된 회로의 타이밍챠트.

Claims (2)

  1. 소오스, 드레인 및 게이트를 갖춤과 더불어 소오스가 저전위에 접속된 이중게이트구조를 갖춘 불휘발성 반도체메모리셀(MC11~MCmn)과, 이 메모리셀(MC11~MCmn)의 드레인이 접속된 비트선(BL1~BLn), 데이터의 독출기간에는 제1전원전압(Vcc)이 공급되고 데이터기록기간에는 상기 제1전원전압(Vcc)보다도 고전위인 제2전원전압(Vpp)이 공급되는 전원단자(15), 소오스, 드레인중 한쪽이 상기 비트선(BL1~BLn)에 결합되면서 그 다른 쪽이 상기 전원단자(15)에 결합됨과 더불어 기록데이터(Din)에 따라 도통제어되는 P챈널 제1MOS 트랜지스터(41) 및, 소오스, 드레인중 한쪽이 상기 비트선(BL1~BLn)에 결합되면서 그 다른쪽이 저전위(접지전위)에 결합됨과 더불어 적어도 상기 전원단자(15)에 대해서 제2전원전압(Vpp)의 공급이 개시될 때에 일시적으로 도통상태로 제어되는 N챈널 제2MOS 트랜지스터(BD1~BDn)를 구비하여 구성된 것을 특징으로 하는 불휘발성 반도체기억장치.
  2. 제1항에 있어서, 상기 제2MOS 트랜지스터(BD1~BDn)의 컨덕턴스가 상기 전원단자(15)와 상기 비트선(BL1~BLn)의 사이에 삽입되어 있는 상기 제1MOS 트랜지스터(14)를 포함하는 어떤 MOS 트랜지스터의 컨덕턴스보다도 크게 설정된 것을 특징으로 하는 불휘발성 반도체기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890013570A 1988-09-21 1989-09-21 불휘발성 반도체기억장치 KR920005154B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP23686988A JPH0778998B2 (ja) 1988-09-21 1988-09-21 不揮発性半導体記憶装置
JP88-236869 1988-09-21

Publications (2)

Publication Number Publication Date
KR900005467A true KR900005467A (ko) 1990-04-14
KR920005154B1 KR920005154B1 (ko) 1992-06-27

Family

ID=17007000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890013570A KR920005154B1 (ko) 1988-09-21 1989-09-21 불휘발성 반도체기억장치

Country Status (2)

Country Link
JP (1) JPH0778998B2 (ko)
KR (1) KR920005154B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000006907A (ko) * 1999-11-11 2000-02-07 고유순 茶두부 제조방법
KR102606199B1 (ko) * 2023-04-11 2023-11-29 주식회사 더콩 즉석 포장 두부의 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6781895B1 (en) 1991-12-19 2004-08-24 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and memory system using the same
JP3883534B2 (ja) * 1991-12-19 2007-02-21 株式会社東芝 不揮発性半導体記憶装置
JP3495337B2 (ja) * 1991-12-19 2004-02-09 株式会社東芝 メモリベリファイ回路
US5452251A (en) 1992-12-03 1995-09-19 Fujitsu Limited Semiconductor memory device for selecting and deselecting blocks of word lines

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2504743B2 (ja) * 1985-03-18 1996-06-05 日本電気株式会社 半導体記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000006907A (ko) * 1999-11-11 2000-02-07 고유순 茶두부 제조방법
KR102606199B1 (ko) * 2023-04-11 2023-11-29 주식회사 더콩 즉석 포장 두부의 제조 방법

Also Published As

Publication number Publication date
JPH0287394A (ja) 1990-03-28
KR920005154B1 (ko) 1992-06-27
JPH0778998B2 (ja) 1995-08-23

Similar Documents

Publication Publication Date Title
KR960011206B1 (ko) 반도체메모리장치의 워드라인구동회로
DE69229437D1 (de) Nicht-flüchtiger Halbleiterspeicher
KR930003154A (ko) 불휘발성 반도체기억장치
KR940022571A (ko) 불휘발성 반도체 기억장치
KR970023375A (ko) 데이터 유지회로
KR940016262A (ko) 반도체메모리장치
KR910001750A (ko) 반도체 기억장치
KR900005438A (ko) 다이나믹형 메모리
KR870009396A (ko) 불휘발성 반도체 기억장치
KR950020749A (ko) 반도체 불휘발성 기억장치
KR870002593A (ko) 불휘발성 반도체 기억장치
KR890015265A (ko) 불휘발성 메모리 회로장치
KR860008562A (ko) 비트선 구동기 및 트랜지스터 조합체
KR900019040A (ko) 다이나믹형 랜덤억세스메모리
KR900005467A (ko) 불휘발성 반도체기억장치
KR870001596A (ko) 반도체 기억장치
KR910006997A (ko) 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로
US5058062A (en) Nonvolatile semiconductor memory circuit including a reliable sense amplifier
US5757713A (en) Adjustable write voltage circuit for SRAMS
KR900005442A (ko) 반도체 기억장치
JPS589514B2 (ja) 半導体メモリのコモンデ−タ線負荷回路
KR970017668A (ko) 반도체 불휘발성 기억장치 및 그것을 사용한 컴퓨터시스템
KR910003815A (ko) 불휘발성 반도체 메모리장치
KR870006575A (ko) 반도체 기억장치
KR100205544B1 (ko) 불휘발성 반도체 메모리 장치의 센스앰프 구동회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090527

Year of fee payment: 18

EXPY Expiration of term