KR960039604A - 클램프 반도체 회로 - Google Patents

클램프 반도체 회로 Download PDF

Info

Publication number
KR960039604A
KR960039604A KR1019950039558A KR19950039558A KR960039604A KR 960039604 A KR960039604 A KR 960039604A KR 1019950039558 A KR1019950039558 A KR 1019950039558A KR 19950039558 A KR19950039558 A KR 19950039558A KR 960039604 A KR960039604 A KR 960039604A
Authority
KR
South Korea
Prior art keywords
transistor
power supply
signal line
supply terminal
gate
Prior art date
Application number
KR1019950039558A
Other languages
English (en)
Other versions
KR0158749B1 (ko
Inventor
후미끼 사또
Original Assignee
기따오까 다까시
미쓰비시덴키 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기따오까 다까시, 미쓰비시덴키 가부시끼가이샤 filed Critical 기따오까 다까시
Publication of KR960039604A publication Critical patent/KR960039604A/ko
Application granted granted Critical
Publication of KR0158749B1 publication Critical patent/KR0158749B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level
    • H03K5/007—Base line stabilisation

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

신호선을 소정 전압으로 클램프하는 반도체 회로로서, 구성 회로 소자 수를 줄이고 바람직하지 않은 전류 흐름을 피하기 위해, 신호선, 신호선과 전원 단자사이에 개재하고 서로 직렬로 접속된 제1도전형의 제1트랜지스터와 제2도전형의 제2트랜지스터 및 전원 단자와 상기 신호선 사이에 개재하고 제1트랜지스터와 동일 도전형의 제3트랜지스터를 구비하며, 제1 및 제3트랜지스터의 게이트는 제1트랜지스터와 제2트랜지스터 사이의 노드에 접속되고, 제2트랜지스터의 게이트에는 소정 전압이 공급되도록 마련한다.
이러한 클램프 반도체 회로를 사용하는 것에 의해, 전원에서 신호선으로의 바람직하지 않는 저류 흐름이 차단된다.

Description

클램프 반도체 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 제1실시예에 따른 클램프 반도체 회로의 구성을 도시한 블록도, 제4도는 본 발명의 제2실시예에 따른 클램프 반도체 회로의 구성을 도시한 블록도.

Claims (14)

  1. 신호선을 소정 전압으로 유지하는 클램프 반도체 회로에 있어서, 신호선, 상기 신호선과 전원 단자사이에 개지하고, 서로 직렬로 접속된 제1도전형의 제1트랜지스터 및 제2도전형의 제2트랜지스터 및 상기 전원 단자와 상기 신호선 사이에 개재하고 상기 제1트랜지스터와 동일 도전형의 제3트랜지스터를 포함하며, 상기 제1 및 제3트랜지스터의 게이트는 상기 제1트랜지스터와 상기 제2트랜지스터 사이의 노드에 접속되고, 상기 제2트랜지스터의 게이트에는 소정 전압이 공급되는 것을 특징으로 하는 클램프 반도체 회로.
  2. 제1항에 있어서, 상기 전원 단자와 상기 제2트랜지스터 사이에 개재하고 게이트가 제2전원 단자에 접속되며 상기 제1트랜지스터와 동일 도전형의 제4트랜지스터를 더 포함하는 것을 특징으로 하는 클램프 반도체 회로.
  3. 제1항에 있어서, 상기 제1 및 제3트랜지스터는 p형 트랜지스터이고, 상기 제2트랜지스터는 n형 트랜지스터인 것을 특징으로 하는 클램프 반도체 회로.
  4. 제1항에 있어서, 상기 제1 및 제3트랜지스터는 n형 트랜지스터이고, 상기 제2트랜지스터는 p형 트랜지스터인 것을 특징으로 하는 클램프 반도체 회로.
  5. 제1항에 있어서, 상기 전원 단자는 접지 전원에 접속되는 것을 특징으로 하는 클램프 반도체 회로.
  6. 신호선을 소정 전압으로 유지하는 클램프 반도체 회로에 있어서, 신호선, 소스가 전원 단자에 접속되고 드레인 및 게이트가 서로 접속된 제1도전형의 제1트랜지스터, 소스가 상기 신호선에 접속되고 드레인이 상기 제1트랜지스터의 드레인에 접속된 제2도전형의 제2트랜지스터 및 소스가 상기 전원 단자에 접속되고 드레인이 상기 신호선에 접속되고 게이트가 상기 제1트랜지스터와 제2트랜지스터 사이의 노드 및 상기 제1트랜지스터의 게이트에 접속되며 상기 제1트랜지스터와 동일 도전형의 제3트랜지스터를 포함하며, 상기 제2트랜지스터의 게이트에는 소정 저압이 공급되는 것을 특징으로 하는 클램프 반도체 회로.
  7. 제6항에 있어서, 소스가 상기 전원 단자에 접속되고 드레인이 상기 제2트랜지스터의 드레인에 접속되고 게이트가 제2전원 단자에 접속되며 상기 제1트갠지스터와 동일 도전형의 제4트랜지스터를 더 포함하는 것을 특징으로 하는 클램프 반도체 회로.
  8. 제6항에 있어서, 상기 제1 및 제3트랜지스터는 p형 트랜지스터이고 상기 제2트랜지스터는 n형 트랜지스터인 것을 특징으로 하는 클램프 반도체 회로.
  9. 제6항에 있어서, 상기 제1 및 제3트랜지스터는 n형 트랜지스터이고 상기 제2트랜지스터는 p형 트랜지스터인 것을 특징으로 하는 클램프 반도체 회로.
  10. 제6항에 있어서, 상기 전원 단자는 접지 전원에 접속되는 것을 특징으로 하는 클램프 반도체 회로.
  11. 신호선을 소정 전압으로 유지하는 클램프 반도체 회로에 있어서, 신호선, 상기 신호선과 전원 단자 사이에 개재하고 서로 직렬 접속된 제1도전형의 제1트랜지스터 및 제2도전형의 제2트랜지스터 및 제3트랜지스터 및 상기 전원 단자와 상기 신호선 사이에 개재하고 상기 제1트랜지스터와 동일 도전형의 제4트랜지스터를 포함하며, 상기 제1 및 제4트랜지스터의 게이트는 상기 제1트랜지스터와 상기 제2트랜지스터의 사이의 노드에 접속되고, 상기 제2트랜지스터의 게이트에는 저1소정 전압이 공급되고 상기 제3트랜지스터의 게이트에는 제2소정전압이 공급되는 것을 특징으로 하는 클램프 반도체 회로.
  12. 제11항에 있어서, 상기 전원 단자와 상기 제2트랜지스터 사이에 개재하고 게이트가 상기 제2전원 단자에 접속되며 상기 제1트랜지스터와 동일 도전형의 제5트랜지스터를 더 포함하는 것을 특징으로 하는 클램프 반도체 회로.
  13. 신호선을 소정 접압으로 유지하는 클램프 반도체 회로에 있어서, 신호선, 소스가 전원 단자에 접속되고 드레인 및 게이트가 서로 접속된 제1도전형의 제1트랜지스터, 드레인이 상기 제1트랜지스터의 드레인에 접속된 제2도전형의 제2트랜지스터, 소스가 상기 신호선에 접속되고 드레인이 상기 제2트랜지스터의 소스에 접속되며 상기 제2트랜지스터와 동일한 도전형의 제3트랜지스터 및 소스가 상기 전원 단자에 접속되고 드레인이 상기 신호선에 접속되고 게이트가 상기 제1트랜지스터와 상기 제2트랜지스터 사이의 노드 및 상기 제1트랜지스터의 게이트에 접속되며 상기 제1트랜지스터와 동일 도전형의 제4트랜지스터를 포함하며, 상기 제2트랜지스터의 게이트에는 제1소정 전압이 공급되고 상기 제3트랜지스터의 게이트에는 제2소정 전압이 공급되는 것을 특징으로 하는 클램프 반도체 회로.
  14. 제13항에 있어서. 소스가 상기 전원 단자에 접속되고 드레인이 상기 제2트랜지스터의 드레인에 접속되고 게이트가 제2전원 단자에 접속되며 상기 제1트랜지스터와 동일 도전형의 제5트랜지스터를 더 포함하는 것을 특징으로 하는 클램프 반도체 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950039558A 1995-04-21 1995-11-03 클램프 반도체회로 KR0158749B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7097086A JPH08293744A (ja) 1995-04-21 1995-04-21 半導体回路
JP95-097086 1995-04-21

Publications (2)

Publication Number Publication Date
KR960039604A true KR960039604A (ko) 1996-11-25
KR0158749B1 KR0158749B1 (ko) 1999-03-20

Family

ID=14182838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039558A KR0158749B1 (ko) 1995-04-21 1995-11-03 클램프 반도체회로

Country Status (3)

Country Link
US (1) US5721504A (ko)
JP (1) JPH08293744A (ko)
KR (1) KR0158749B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160136304A (ko) * 2014-03-25 2016-11-29 소니 주식회사 송신 장치 및 통신 시스템

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005438A (en) * 1997-12-10 1999-12-21 National Semiconductor Corporation Output high voltage clamped circuit for low voltage differential swing applications in the case of overload
DE19919140B4 (de) 1998-04-29 2011-03-31 National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara Niederspannungs-Differenzsignaltreiber mit Vorverstärkerschaltung
US7342420B2 (en) * 2004-09-24 2008-03-11 Integrated Device Technology, Inc. Low power output driver
US7368991B2 (en) * 2006-01-05 2008-05-06 Texas Instruments Incorporated System and method for clamping a differential amplifier
US7474154B1 (en) 2007-04-23 2009-01-06 National Semiconductor Corporation Bias device clamping circuit for fast over-range recovery
US7880550B2 (en) * 2009-06-12 2011-02-01 Freescale Semiconductor, Inc. Voltage translation using feedback to adjust output voltage range
US9209819B2 (en) 2012-09-26 2015-12-08 Freescale Semiconductor, Inc. Phase locked loop with burn-in mode
US8766680B2 (en) 2012-09-26 2014-07-01 Freescale Semiconductor, Inc. Voltage translation circuit
US8558591B1 (en) 2012-09-28 2013-10-15 Freescale Semiconductor, Inc. Phase locked loop with power supply control

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3925718A (en) * 1974-11-26 1975-12-09 Rca Corp Current mirror and degenerative amplifier
GB1518961A (en) * 1975-02-24 1978-07-26 Rca Corp Amplifier circuits
DE2539890B2 (de) * 1975-09-08 1978-06-01 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltungsanordnung zum Schutz von Eingängen integrierter MOS-Schaltkreise
US4004164A (en) * 1975-12-18 1977-01-18 International Business Machines Corporation Compensating current source
JPS6053924B2 (ja) * 1978-04-05 1985-11-28 株式会社東芝 リミツタ回路
US4495425A (en) * 1982-06-24 1985-01-22 Motorola, Inc. VBE Voltage reference circuit
US4612497A (en) * 1985-09-13 1986-09-16 Motorola, Inc. MOS current limiting output circuit
JP2665754B2 (ja) * 1987-12-21 1997-10-22 セイコー電子工業株式会社 増幅回路
JP2978226B2 (ja) * 1990-09-26 1999-11-15 三菱電機株式会社 半導体集積回路
US5099156A (en) * 1990-10-02 1992-03-24 California Institute Of Technology Subthreshold MOS circuits for correlating analog input voltages
DE4034371C1 (ko) * 1990-10-29 1991-10-31 Eurosil Electronic Gmbh, 8057 Eching, De
US5148065A (en) * 1991-06-28 1992-09-15 Texas Instruments Incorporated Current steering circuits and methods with reduced capacitive effects
JPH05339956A (ja) * 1992-06-04 1993-12-21 Taisei Corp パイプル−フ工法及びパイプル−フの支持架台
US5283484A (en) * 1992-10-13 1994-02-01 Motorola, Inc. Voltage limiter and single-ended to differential converter using same
US5420499A (en) * 1994-03-02 1995-05-30 Deshazo; Thomas R. Current rise and fall time limited voltage follower
US5525917A (en) * 1994-12-16 1996-06-11 Altera Corporation Sense amplifier with feedback and stabilization

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160136304A (ko) * 2014-03-25 2016-11-29 소니 주식회사 송신 장치 및 통신 시스템
US11115245B2 (en) 2014-03-25 2021-09-07 Sony Corporation Transmission device and communication system

Also Published As

Publication number Publication date
US5721504A (en) 1998-02-24
JPH08293744A (ja) 1996-11-05
KR0158749B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
KR870008243A (ko) 기준전압발생 회로
KR860000659A (ko) M0s 스태틱형 ram
KR960030231A (ko) 반도체 메모리장치의 전압 구동회로
KR920022678A (ko) 반도체 메모리 장치의 데이타 입력버퍼
KR910010723A (ko) 소메모리셀 면적에서 고안정성을 갖는 반도체기억장치
KR960039604A (ko) 클램프 반도체 회로
KR970018596A (ko) 반도체 집적회로 장치
KR860007753A (ko) 반도체 집전회로
KR900012440A (ko) 아날로그신호 입력회로
KR960038997A (ko) 반도체 메모리장치의 전류센스앰프회로
KR950024349A (ko) 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로
KR970072377A (ko) 보호 회로
KR850006902A (ko) 전압레벨 검출회로
KR940020669A (ko) 바이어스 회로(bias circuit)
KR910014942A (ko) 출력회로
KR970013701A (ko) 버스홀드회로
US5148165A (en) CMOS digital to analog signal converter circuit
KR910001775A (ko) 반도체 기억장치
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR940018964A (ko) 반도체 장치
KR970007378A (ko) 반도체 메모리 장치의 전원 전압 검출 회로
KR950034763A (ko) 반도체 집적회로 장치
KR940027164A (ko) 3개의 전원 공급선을 갖는 출력 회로
KR920001521A (ko) 반도체기억장치
KR920005497A (ko) 반도체 집적회로의 입력회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951103

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951103

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980618

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980806

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980806

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20020510