KR960035784A - 막형성용 재료 및 배선형성방법 - Google Patents

막형성용 재료 및 배선형성방법 Download PDF

Info

Publication number
KR960035784A
KR960035784A KR1019960002480A KR19960002480A KR960035784A KR 960035784 A KR960035784 A KR 960035784A KR 1019960002480 A KR1019960002480 A KR 1019960002480A KR 19960002480 A KR19960002480 A KR 19960002480A KR 960035784 A KR960035784 A KR 960035784A
Authority
KR
South Korea
Prior art keywords
copper
film
wiring
substrate
insulating film
Prior art date
Application number
KR1019960002480A
Other languages
English (en)
Other versions
KR100225686B1 (ko
Inventor
유카 데라이
아케미 가와구찌
고우사쿠 야노
Original Assignee
모리시다 요이치
마쯔시다 덴키 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시다 요이치, 마쯔시다 덴키 산교 가부시키가이샤 filed Critical 모리시다 요이치
Publication of KR960035784A publication Critical patent/KR960035784A/ko
Application granted granted Critical
Publication of KR100225686B1 publication Critical patent/KR100225686B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

막형성용 재료는 Cu에 배위하면서 Si를 포함하는 6원환구조를 가지고, 일반식이
[화1]
로 나타내어지는 화합물이다. 상기 일반식에서 X1및 X2는 예를 들면 O, S, Se, Te 등의 Cu와 배위결합하는 동종 또는 이종의 VI족의 원소이며, Y1, Y2및 Y3중 적어도 하는 Si이며, L은 이중결합 또는 삼중결합을 가지고, Cu에 전자를 공여할 수 있는 기이며, R1및 R2는 예를 들면 SiF3, SiH3, CF3또는 CH3이다.

Description

막형성용 재료 및 배선형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본발명의 각 실시예에 관한 막형성용 재료를 이용하여 동막을 퇴적하는 제1CVD장치의 개략도.

Claims (11)

  1. Cu에 배위하면서 Si를 포함하는 6원환구조를 가지고, 일반식이
    [화1]
    (단, X1및 X2는 Cu와 배위결합하는 동종 또는 이종의 VI족의 원소이며, Y1,Y2및 Y3중 적어도 하나는 Si이며, L은 이중결합 또는 삼중결합을 가지고, Cu에 전자를 공여할 수 있는 기이며, R1및 R2는 임의의 원소 또는 화합물이다.)로 나타내어지는 화합물로 구성되는 것을 특징으로 하는 막형성용 재료.
  2. 재1항에 있어서, 상기 일반식에서 Y1,Y2및 Y3은 모두 Si인 것을 특징으로 하는 막형성용 재료.
  3. 제1항에 잇어서, 상기 일반식은 L은 주체인에 이중결합 또는 삼중결합을 가지면서 모든 골격에 Si를 포함하는 기인 것을 특징으로 하는 막형성용 재료.
  4. 제1항에 있어서, 상기 일반식에서 R1및 R2는 Si를 포함하는 기인 것을 특징으로 하는 막형성용 재료.
  5. Cu에 배위하면서 Si를 포함하는 6원환구조를 가지고, 일반식이,
    [화2]
    (단 X1및 X2는 Cu와 배위결합하는 동종 또는 이종의 VI족의 원소이며, Y1, Y2및 Y3중 적어도 하나는 Si이며, R1및 R2는 임의의 원소 또는 화합물이다)로 나타내어지는 화합물로 구성되는 것을 특징으로 하는 막형성용 재료.
  6. 제5항에 있어서, 상기 일반식에서 Y1, Y2및 Y3은 모두 Si인 것을 특징으로 하는 막형성용 재료.
  7. 제5항에 있어서, 상기 일반식에서 R1및 R2는 Si를 포함하는 기인 것을 특징으로 하는 막형성용 재료.
  8. 기판상에 Cu에 배위하면서 Si를 포함하는 6원자구조를 가지고, 일반식이.
    [화3]
    (단, X1및 X2는 Cu와 배위결합하는 동종 또는 이종의 VI족의 원소이며, Y1,Y2및 Y3중 적어도 하나는 Si이며, L은 이중결합 또는 삼중결합을 가지고, Cu에 전자를 공여할 수 있는 기이며, R1및 R2는 임의의 원소 또는 화합물이다.)로 나타내어지는 막형성용 재료를 CVD법에 의해 공급하여 상기 기판상에 Si를 포함하는 동막을 퇴적하는 공정과, 상기 동막 위에 레지스트패턴을 형성한 후, 이 레지스트패턴을 마스크로하여 상기 동막에 대하여 에칭을 실행하여 상기 동막으로 구성되는 동배선을 형성하는 공정과, 상기 기판에 대하여 열처리를 실시하여 상기 동배선에 포함되는 Si를 상기 동배선의 표면부에 편석시킴으로써 상기 동배선의 표면부에 동실리사이드층을 형성하는 공정을 구비하고 있는 것을 특징으로 하는 배선형용방법.
  9. 기판상에 Cu에 배워하면서 Si를 포함하는 6원환구조를 가지고, 일반식이,
    [화4]
    (단, X1및 X2는 Cu와 배위결합하는 동종 또는 이종의 VI족의 원소이며, Y1,Y2및 Y3중 적어도 하나는 Si이며, R1및 R2는 임의의 원소 또는 화합물이다)로 나타내어지는 막형성용 재료를 CVD법에 의해 공급하여 상기 기판상에 Si를 포함하는 동막을 퇴적하는 공정과, 상기 동막 위에 레지스트패턴을 형성한 후, 이 레지스트패턴을 마스크로하여 상기 동막에 대하여 에칭을 실행하여 상기 동막으로 구성되는 동배선을 형성하는 공정과, 상기 기판에 대하여 열처리를 실시하여 상기 동배선에 포함하는 Si를 상기 동배선의 표면부에 편석시키므로써 상기 동배선의 표면부에 동실리사이드층을 형성하는 공정을 구비하고 있는 것을 특징으로 하는 배선형성용방법.
  10. 기판상에 절연막을 퇴적하는 공정과, 상기 절연막 위에 레지스트패턴을 형성한 후, 이 레지스트패턴을 마스크로 하여 상기 절연막에 대하여 에칭을 실행하여 상기 절연막에 배선용 홈부를 형성하는 공정과, 상기 절연막상에 Cu에 배위하면서 Si를 포함하는 6원환구조를 가지고 일반식이.
    [화5]
    (단, X1및 X2는 Cu와 배위결합하는 동종 또는 이종의 VI족의 원소이며, Y1,Y2및 Y3중 적어도 하나는 Si이며, L은 이중결합 또는 삼중결합을 가지고, Cu에 전자를 공여할 수 있는 기이며, R1및 R2는 임의의 원소 또는 화합물이다)로 나타내어지는 막형성용 재료를 CVD법에 의해 공급하여 상기 절연막의 배선용 홈부에 Si를 포함하는 동막으로 구성되는 동배선을 형성하는 공정과, 상기 기판에 대하여 열처리를 실시하여 상기 동배선에 포함되는 Si를 상기 동배선의 표면부에 편석시킴으로써 상기 동배선의 표면부에 동실리사이드층을 형성하는 공정을 구비하고 있는 것을 특징으로 하는 배선형성용방법.
  11. 기판상에 절연막을 퇴적하는 공정과, 상기 절연막 위에 레지스트패턴을 형성한 후, 이 레지스트패턴을 마스크로 하여 상기 절연막에 대하여 에칭을 실행하여 상기 절연막에 배선용 홈부를 형성하는 공정과, 상기 절연막상에 Cu에 배위하면서 Si를 포함하는 6원환구조를 가지고 일반식이.
    [화6]
    (단 X1및 X2는 Cu와 배위결합하는 동종 또는 이종의 VI족의 원소이며, Y1, Y2및 Y3중 적어도 하나는 Si이며, R1및 R2는 임의의 원소 또는 화합물이다)로 나타내어지는 막형성용 재료를 CVD법에 의해 공급하여 상기 절연막의 배선용 홈부에 Si를 포함하는 동막으로 구성되는 동배선을 형성하는 공정과, 상기 기판에 대하여 열처리를 실시하여 상기 동배선에 포함되는 Si를 상기 동배선의 표면부에 편석시킴으로써 상기 동배선의 표면부에 동실리사이드층을 형성하는 공정을 구비하고 있는 것을 특징으로 하는 배선형성용방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960002480A 1995-03-20 1996-02-01 막형성용 재료 및 배선형성방법 KR100225686B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6075095 1995-03-20
JP95-060750 1995-03-20

Publications (2)

Publication Number Publication Date
KR960035784A true KR960035784A (ko) 1996-10-28
KR100225686B1 KR100225686B1 (ko) 1999-10-15

Family

ID=13151266

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960002480A KR100225686B1 (ko) 1995-03-20 1996-02-01 막형성용 재료 및 배선형성방법

Country Status (4)

Country Link
US (2) US5773639A (ko)
EP (1) EP0734064A3 (ko)
KR (1) KR100225686B1 (ko)
CN (1) CN1075658C (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG125881A1 (en) * 1999-12-03 2006-10-30 Lytle Steven Alan Define via in dual damascene process
JP4120925B2 (ja) * 2002-01-31 2008-07-16 宇部興産株式会社 銅錯体およびこれを用いた銅含有薄膜の製造方法
FR2839982B1 (fr) * 2002-05-22 2005-04-15 Centre Nat Rech Scient Composition de precurseur pour le depot de cuivre sur un support
US20040247905A1 (en) * 2003-04-16 2004-12-09 Bradley Alexander Zak Volatile copper(I) complexes for deposition of copper films by atomic layer deposition
US7034169B1 (en) * 2004-12-30 2006-04-25 Air Products And Chemicals, Inc. Volatile metal β-ketoiminate complexes
DE102010063294B4 (de) * 2010-12-16 2019-07-11 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung von Metallisierungssystemen von Halbleiterbauelementen, die eine Kupfer/Silizium-Verbindung als ein Barrierenmaterial aufweisen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225561A (en) * 1990-07-06 1993-07-06 Advanced Technology Materials, Inc. Source reagent compounds for MOCVD of refractory films containing group IIA elements
ATE115648T1 (de) * 1990-07-27 1994-12-15 Kali Chemie Ag Verfahren zur abscheidung einer kupfer enthaltenden schicht ii.
US5220044A (en) * 1990-10-24 1993-06-15 International Business Machines Corporation Ligand stabilized +1 metal beta-diketonate coordination complexes and their use in chemical vapor deposition of metal thin films
US5085731A (en) * 1991-02-04 1992-02-04 Air Products And Chemicals, Inc. Volatile liquid precursors for the chemical vapor deposition of copper
US5187300A (en) * 1991-02-04 1993-02-16 Air Products And Chemicals, Inc. Volatile precursors for copper CVD
US5144049A (en) * 1991-02-04 1992-09-01 Air Products And Chemicals, Inc. Volatile liquid precursors for the chemical vapor deposition of copper

Also Published As

Publication number Publication date
EP0734064A3 (en) 1998-04-29
US6372928B1 (en) 2002-04-16
CN1075658C (zh) 2001-11-28
US5773639A (en) 1998-06-30
KR100225686B1 (ko) 1999-10-15
CN1142673A (zh) 1997-02-12
EP0734064A2 (en) 1996-09-25

Similar Documents

Publication Publication Date Title
AU5346799A (en) Ruthenium silicide diffusion barrier layers and methods of forming same
EP1014440A3 (en) Area array air gap structure for intermetal dielectric application
TW350135B (en) Semiconductor device and method of manufacturing the same the invention relates to a semiconductor device and method of manufacturing the same
SE8207034D0 (sv) Fotocellsdon och sett att framstella detsamma
EP0758148A3 (en) Method and apparatus for forming electrical contacts in multi-layer integrated circuits
KR860001476A (ko) P-형 반도체 합금을 연속적으로 제조하는 방법
KR920017258A (ko) 집적 회로 제조 방법
KR950021220A (ko) 반도체 소자의 텅스텐 실리사이드 형성방법
KR950007032A (ko) 반도체장치의 절연층 형성방법 및 그 형성장치
KR910008872A (ko) 반도체 소자와 그 제조방법
KR960019663A (ko) 집적 회로의 멀티 레벨 메탈리제이션 제조 방법
KR960035784A (ko) 막형성용 재료 및 배선형성방법
KR960042979A (ko) 미세패턴 형성방법
JPS5538075A (en) Wiring
JPH0411730A (ja) Ｃｖｄ方法
KR970077648A (ko) 반도체 장치의 커패시터 제조 방법
KR970008265A (ko) 금속이 코팅된 3극 필드 에미터 제조방법
JPS6445163A (en) Semiconductor device
DE19959966C2 (de) Verfahren zur Bildung von dielektrischen Schichten mit Lufteinschlüssen
KR910010667A (ko) 접속형성방법
KR940001279A (ko) 반도체의 금속배선 형성방법
JPS64746A (en) Forming method of wiring
KR960005797A (ko) 반도체소자 배선 형성방법
KR940016505A (ko) 반도체 소자의 콘택 형성 방법
KR960019701A (ko) 집적 회로 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20030708

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee