KR960026069A - 집적 회로 제조 방법 - Google Patents

집적 회로 제조 방법 Download PDF

Info

Publication number
KR960026069A
KR960026069A KR1019950047251A KR19950047251A KR960026069A KR 960026069 A KR960026069 A KR 960026069A KR 1019950047251 A KR1019950047251 A KR 1019950047251A KR 19950047251 A KR19950047251 A KR 19950047251A KR 960026069 A KR960026069 A KR 960026069A
Authority
KR
South Korea
Prior art keywords
tub
substrate
layer
material layer
integrated circuit
Prior art date
Application number
KR1019950047251A
Other languages
English (en)
Other versions
KR100378448B1 (ko
Inventor
리 쿠오-후아
더글라스 유 첸-후아
Original Assignee
존 티. 레흐버그
에이티 앤드 티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 티. 레흐버그, 에이티 앤드 티 코포레이션 filed Critical 존 티. 레흐버그
Publication of KR960026069A publication Critical patent/KR960026069A/ko
Application granted granted Critical
Publication of KR100378448B1 publication Critical patent/KR100378448B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

트윈 터브 공정에 관한 것으로, 열 산화물이 이미 형성된 p-터브(13)상에 성장(21)된 이후에, n-터브(27)는 이온 주입에 의해 형성된다. 그후, 예를 들어 PETEOS의 보호 재료(25)의 층은 n-터브 및 p-터브를 커버하는 산화물 상에 형성된다. PETEOS의 보호층 붕소가 n-터브(27)를 오염시키는 것으로부터 보호하는데 돕는다. 보호된 PETEOS 층(25)의 이용은 터브상에 보다 얇은 열적 산화막을 이용할 수 있게 하며, 그로 인해 터브 경계에서 높이차를 감소시킨다.

Description

집적 회로 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제3도는 본 발명의 실시예를 인지하는데 유용한 종단면도.

Claims (4)

  1. 집적 회로 제조 방법에 있어서, 기판(11)의 제1부분을 마스크하는 단계; 상기 기판의 상기 제2부분상에 제1재료층(21)을 형성하는 단계; 상기 기판의 상기 제1부분에 제2타입 도전 터브(27)를 형성하는 단계; 상기 기판의 제1 및 제2부분을 제2재료층(25)으로 커버하는 단계; 주위의 불순물(ambient dopant)에 의한 오염으로 부터 상기 터브를 보호하기 위해 상기 재료층(25)이 제공되고, 상기 제1및 제2타입 터브를 증가된 온도까지 노출시키는 단계와; 상기 제1 및 제2재료층(21,25)을 제거하고, 상기 터브내에 트랜지스터를 형성하는 단계를 포함하는 것을 특징으로 하는 집적 회로 제조 방법.
  2. 제1항에 있어서, 상기 제1재료층(21)은 열적 산화물인 것을 특징으로 하는 집적 회로 제조 방법.
  3. 제1항에 있어서, 상기 제2재료층(25)은 플라즈마 증가형 TEOS로부터 형성되는 것을 특징으로 하는 집적 회로 제조 방법.
  4. 제1항에 있어서, 상기 주위의 불순물은 붕소인 것을 특징으로 하는 집적 회로 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950047251A 1994-12-08 1995-12-07 집적회로제조방법 KR100378448B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35225794A 1994-12-08 1994-12-08
US352,257 1994-12-08

Publications (2)

Publication Number Publication Date
KR960026069A true KR960026069A (ko) 1996-07-20
KR100378448B1 KR100378448B1 (ko) 2003-06-02

Family

ID=23384405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950047251A KR100378448B1 (ko) 1994-12-08 1995-12-07 집적회로제조방법

Country Status (5)

Country Link
EP (1) EP0716443B1 (ko)
JP (1) JP3300588B2 (ko)
KR (1) KR100378448B1 (ko)
DE (1) DE69519079T2 (ko)
TW (1) TW288157B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664747B2 (en) 2001-08-31 2003-12-16 Samsung Electronics Co., Ltd. Dynamic focus regulation circuit of display apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817417B1 (ko) * 2006-12-26 2008-03-27 동부일렉트로닉스 주식회사 고전압 씨모스 소자 및 그 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1213457B (it) * 1986-07-23 1989-12-20 Catania A Procedimento per la fabbricazione di dispositivi integrati, in particolare dispositivi cmos adoppia sacca.
GB8907897D0 (en) * 1989-04-07 1989-05-24 Inmos Ltd Forming wells in semiconductor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664747B2 (en) 2001-08-31 2003-12-16 Samsung Electronics Co., Ltd. Dynamic focus regulation circuit of display apparatus

Also Published As

Publication number Publication date
JP3300588B2 (ja) 2002-07-08
KR100378448B1 (ko) 2003-06-02
DE69519079T2 (de) 2001-03-15
TW288157B (ko) 1996-10-11
EP0716443A1 (en) 1996-06-12
DE69519079D1 (de) 2000-11-16
EP0716443B1 (en) 2000-10-11
JPH08222642A (ja) 1996-08-30

Similar Documents

Publication Publication Date Title
KR910020842A (ko) Ldd형의 cmos장치 제조방법
KR960030451A (ko) 확산마스크 및 그것을 이용한 pn접합소자의 제조방법
KR970072396A (ko) Mos트랜지스터의 제조방법 및 cmos트랜지스터의 제조방법
KR950030278A (ko) 절연게이트 전계 효과 트랜지스터의 제조방법
KR950704808A (ko) 트랜지스터의 제조방법 및 다중 포토레지스트층의 형성방법(transistor fabrication methods and methods of forming multiple layers of photoresist)
KR960036039A (ko) Esd 보호 기능을 갖는 cmos 구조의 제조 방법
KR960026069A (ko) 집적 회로 제조 방법
KR960002815A (ko) 마스크-롬의 제조방법
KR960008978A (ko) 반도체 소자의 정렬 마크 보호방법
KR880014684A (ko) 소오스/드레인과 채널 정지부 간의 항복 현상을 감소시키고 p+/n+ 침입을 감소시키기 위한 방법
KR960026459A (ko) 트랜지스터 제조방법
KR970003785A (ko) 불휘발성 반도체장치의 소자분리방법
KR970008581A (ko) 반도체 소자 제조방법
KR960009064A (ko) Soi mosfet 제조방법
KR970052292A (ko) 반도체소자의 제조방법
KR950030391A (ko) 반도체 소자의 게이트 전극 형성방법
KR970063775A (ko) 반도체 트랜지스터 소자의 제조방법
KR930017138A (ko) 반도체 소자분리방법
KR970054532A (ko) 반도체소자의 소자분리막 제조방법
KR920005318A (ko) 텅스텐 실리사이드 전극의 보호방법
KR960032729A (ko) 모스 전계효과 트랜지스터의 제조방법
KR970024271A (ko) 반도체장치의 금속 샐리사이드 형성방법
KR930003366A (ko) 반도체 장치의 소자 분리방법
KR940022787A (ko) 반도체 소자 절연방법
KR970052493A (ko) 반도체 장치의 금속 배선막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee