KR100378448B1 - 집적회로제조방법 - Google Patents

집적회로제조방법 Download PDF

Info

Publication number
KR100378448B1
KR100378448B1 KR1019950047251A KR19950047251A KR100378448B1 KR 100378448 B1 KR100378448 B1 KR 100378448B1 KR 1019950047251 A KR1019950047251 A KR 1019950047251A KR 19950047251 A KR19950047251 A KR 19950047251A KR 100378448 B1 KR100378448 B1 KR 100378448B1
Authority
KR
South Korea
Prior art keywords
tub
layer
substrate
tubs
integrated circuit
Prior art date
Application number
KR1019950047251A
Other languages
English (en)
Other versions
KR960026069A (ko
Inventor
쿠오-후아리
첸-후아더글라스유
Original Assignee
에이티 앤드 티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이티 앤드 티 코포레이션 filed Critical 에이티 앤드 티 코포레이션
Publication of KR960026069A publication Critical patent/KR960026069A/ko
Application granted granted Critical
Publication of KR100378448B1 publication Critical patent/KR100378448B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

트윈 터브 공정에 관한 것이다. 열 산화물이 미리 형성된 p-터브(13) 상에서 성장(21)된 이후에, n-터브(27)는 이온 주입에 의해 형성된다. 그후, 예시적으로 PETEOS의 보호 재료(25)의 층은 n-터브 및 p-터브를 커버하는 산화물들 상에 형성된다. PETEOS의 보호층은 주위의 붕소가 n-터브(27)를 오염시키는 것으로부터 보호하는 것을 돕는다. 보호 PETEOS층 (25)의 이용은 터브들 상에 보다 얇은 열적 산화물들을 이용할 수 있도록 함으로써, 터브 경계에서 높이 차를 감소시킨다.

Description

집적 회로 제조 방법
기술분야
본 발명은 집적 회로 제조 방법에 관한 것이다.
본 발명의 배경
많은 CMOS 집적 회로들은 "트윈 터브(twin tub)" 처리라고 하는 처리를 이용하여 제조된다. 트윈 터브 처리에서, 인접한 n형 및 p형 터브들이 형성되며, 이어서 보완적인 디바이스들이 상기 터브들로 형성된다.
통상적인 트윈 터브 처리에서, 기판의 일부는 마스크되고, 통상적으로 실리콘 산화물 및 실리콘 질화물층들에 의해 마스크된다. 다음으로, 마스크된 기판은 도펀트 종류인 붕소에 노출된다. 일반적으로 이온 주입 처리가 수행된다. 이온 주입 처리는 실리콘 산화물 및 실리콘 질화물로 마스크되지 않은 기판의 부분에 p-터브를 형성한다. p-터브를 형성한 후에, 두꺼운 산화물은 p-터브 위에서 성장되고 미리 형성된 실리콘 질화물층이 제거된다. 따라서, 예를 들어, 제 1 도에 도시된 구조가 형성된다.
제 1 도에서 참조 번호(11)는 실리콘, 도핑된 실리콘, 에피택셜 실리콘 등일 수 있는 기판을 나타낸다. 참조 번호(13)는 상기 설명된 처리로 형성된 p-터브를 나타낸다. 참조 번호(15)는 p-터브(13) 위에 형성된 두꺼운 산화물층을 나타낸다. 참조 번호(17)는 실리콘 산화물층을 나타낸다. 실리콘 산화물층(17)이 미리 커버된 실리콘 질화물층은 제거된다. 산화물(15)의 일반적인 두께는 4000Å이며, 반면에 산화물층(17)의 일반적인 두께는 1000Å이다. 다음 단계는 제 1 도에 도시된 구조에서 n-형 도펀트 종류를 디렉팅(directing)함으로써 n-터브를 형성하는 것이다. 물론 산화물(15)의 두께는 n-터브를 주입하는 동안 p-터브(13)를 보호하도록 충분히 두꺼워야 한다.
n-터브를 주입한 후에, 터브 드라이브-인(drive-in)이 수행된다. 드라이브-인은 도펀트들을 활성화하고 도펀트들이 기판속으로 더욱 깊게 확산될 수 있도록 하는 열처리이다. 중요한 것은 드라이브-인 단계가 진행되는 동안 산화물(17)의 두께는 주위의 붕소가 이미 형성된 n-터브를 반대 도핑하는 것(counterdoping)을 방지하기 위해 충분히 두꺼워야 한다. 그러나, 층(17)의 두께가 실질적으로 더 두꺼우면 층(15)의 두께는 n-터브가 주입되는 동안 p-터브를 적합하게 보호하도록 마찬가지로 두꺼워야 한다. 만약 층(17, 15)이 실질적으로 두꺼우면, 층들(15, 17)이 다음 처리에서 제거된 후에 n-터브 및 p-터브 사이의 경계면에서 바람직하지 못한 높이 차이가 발생한다. 상술한 높이 차이는 집적 회로 제조의 나중 단계들이 진행되는 동안 리소그라픽 및 유전체 평탄화 문제들이 발생되기 때문에 바람직하지 못하다.
따라서, 집적 회로들의 발전과 관련하여 n-터브가 주입되는 동안 p-터브를 적합하게 보호하기 위한 방법과, 또한 다음 열적 터브 드라이브-인 단계들이 진행되는 동안 오염으로부터 n-터브를 적합하게 보호하는 방법을 추구하였다.
발명의 개요
본 발명은 예시적으로 기판의 제 1 부분을 마스크하고 나서, 기판의 제 2 부분에서 제 1 형태의 도전 터브를 형성하는 단계를 포함한다. 다음으로 재료층은 기판의 제 2 부분 위에 형성되며, 제 2 형태의 도전 터브는 기판의 제 1 부분에 형성된다. 다음으로 기판의 제 1 및 제 2 부분들은 제 2 재료층으로 커버된다. 제 1 및 제 2 형태의 터브 모두는 고온에 노출된다. 제 2 재료층은 주위의 도펀트에 의해 오염되는 것으로부터 터브들을 보호하는 역할을 한다. 제 1 및 제 2 재료층들은 제거되고, 트랜지스터들은 터브들 내에 형성된다.
상세한 설명
n-터브 및 P-터브 모두는 제 2도와 관련하여 이해할 수 있는 출원자의 발명에 의해 적합하게 보호될 수 있다. 참조 번호(11)는 기판을 나타낸다. 일반적으로 용어 "기판"은 다른 재료층들이 그 위에 형성될 수 있는 재료체(material body)를 나타낸다. 참조 번호(13)는 p-터브를 나타낸다. 참조 번호(21)는 일반적으로 1000Å 내지 3000Å 두께를 가질 수 있는 열처리되어 형성된 산화물을 나타낸다. 참조 번호(23)는 예시적으로 100Å 내지 300Å 두께를 가질 수 있는 열 산화물을 나타낸다.
p-터브(13)는 상술한 방법으로 형성된다. 열 산화물(21)(제 1 도에 도시된 열 산화물(15)보다 훨씬 얇음)은 P-터브(13) 위에 형성된다. 다음으로 n-터브(27)는 n-형 도펀트의 이온 주입에 의해 형성된다. 산화물(21)의 두께는 p-터브(13)를 보호하기에 충분하다. 일반적인 n-형 주입은 30KEV, 4.5E12의 인이다.
n-터브(27)가 형성된 후에, 층(25)은 산화물들(23, 21) 위에 블랭킷(blanket) 침착된다. 층(25)은 바람직하게 플라즈마가 강화된 TEOS이다. 다른 종래의 재료도 이용될 수 있다. 플라즈마가 강화된 TEOS는 비교적 낮은 온도에서 형성된다. 층(25)은 열 터브 드라이브-인의 다음 단계가 진행되는 동안 주위의 붕소로 오염되는 것으로부터 n-터브(27)를 보호한다.
열 터브 드라이브-인이 형성된 후에 층(25)은, 예를 들어, 습식 에칭에 의해 제거된다. 결과적인 구조는 p-터브(13) 및 n-터브(27)와 함께 제 3도에 도시된다. p-터브(13) 및 n-터브(27) 사이의 높이 차(즉, 표면들(31, 33) 사이의 높이 차)는 비교적 적으며 산화물들(21, 23)의 침투 깊이간의 차이일 뿐이다.
제 1 도 내지 제 3 도는 본 발명의 실시예를 인지하는데 유용한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
11 : 기판
13 : 제 1 형태의 도전 터브(tub)
21 : 제 1 재료층
25 : 제 2 재료층
27 : 제 2 형태의 도전 터브

Claims (5)

  1. 집적 회로 제조 방법에 있어서,
    기판(11)의 제 1 부분을 마스크하는 단계,
    상기 기판의 제 2 부분에 제 1 형태의 도전 터브(13)를 형성하는 단계,
    상기 기판의 상기 제 2 부분에 제 1 형태의 재료층(21)을 형성하는 단계,
    상기 기판의 상기 제 1 부분에 제 2 형태의 도전 터브(27)를 형성하는 단계,
    블랭킷 침착된 제 2 재료층(25)으로 상기 기판의 상기 제 2 부분 상의 제 1 재료층과 상기 제 1 부분을 커버하는 단계,
    상기 제 1(13) 및 제 2(27) 형태의 도전 터브들에서 열 터브 드라이브-인(drive-in)을 수행하는 단계로서, 상기 제 2 재료층(25)은 상기 제 1(13) 및 제 2(27) 터브들이 주위의 도펀트들에 의해 오염되는 것을 방지하는 역할을 하는, 열 터브 드라이브-인을 수행하는 단계,
    상기 제 1(21) 및 제 2(25) 재료층들을 제거하는 단계를 포함하는, 집적 회로 제조 방법.
  2. 제 1 항에 있어서, 상기 제 1 재료층(21)은 열적 산화물인, 집적 회로 제조 방법.
  3. 제 1 항에 있어서, 상기 제 2 재료층(25)은 플라즈마가 강화된 TEOS 로부터형성되는, 집적 회로 제조 방법.
  4. 제 1 항에 있어서, 상기 주위의 도펀트는 붕소인, 집적 회로 제조 방법.
  5. 제 1 항에 있어서, 상기 제 1 재료층(21)은 1000Å 내지 3000Å(100 nm 내지 300nm)의 두께를 갖는, 집적 회로 제조 방법.
KR1019950047251A 1994-12-08 1995-12-07 집적회로제조방법 KR100378448B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35225794A 1994-12-08 1994-12-08
US352,257 1994-12-08

Publications (2)

Publication Number Publication Date
KR960026069A KR960026069A (ko) 1996-07-20
KR100378448B1 true KR100378448B1 (ko) 2003-06-02

Family

ID=23384405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950047251A KR100378448B1 (ko) 1994-12-08 1995-12-07 집적회로제조방법

Country Status (5)

Country Link
EP (1) EP0716443B1 (ko)
JP (1) JP3300588B2 (ko)
KR (1) KR100378448B1 (ko)
DE (1) DE69519079T2 (ko)
TW (1) TW288157B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100416002B1 (ko) 2001-08-31 2004-01-24 삼성전자주식회사 디스플레이장치의 다이나믹포커스 조정회로
KR100817417B1 (ko) * 2006-12-26 2008-03-27 동부일렉트로닉스 주식회사 고전압 씨모스 소자 및 그 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1213457B (it) * 1986-07-23 1989-12-20 Catania A Procedimento per la fabbricazione di dispositivi integrati, in particolare dispositivi cmos adoppia sacca.
GB8907897D0 (en) * 1989-04-07 1989-05-24 Inmos Ltd Forming wells in semiconductor devices

Also Published As

Publication number Publication date
TW288157B (ko) 1996-10-11
EP0716443A1 (en) 1996-06-12
KR960026069A (ko) 1996-07-20
DE69519079T2 (de) 2001-03-15
JPH08222642A (ja) 1996-08-30
DE69519079D1 (de) 2000-11-16
JP3300588B2 (ja) 2002-07-08
EP0716443B1 (en) 2000-10-11

Similar Documents

Publication Publication Date Title
US4717683A (en) CMOS process
US5573963A (en) Method of forming self-aligned twin tub CMOS devices
KR100199527B1 (ko) 약하게 도핑된 드레인(ldd)형의 cmos장치제조방법
US5091332A (en) Semiconductor field oxidation process
KR100535953B1 (ko) Ｎ 채널 트랜지스터 및 ｐ 채널 트랜지스터의 성능을 독립적으로 최적화하기 위해 제거가능한 측벽 스페이서를 이용하는 ｃｍｏｓ 제조 방법
US5780330A (en) Selective diffusion process for forming both n-type and p-type gates with a single masking step
US4002501A (en) High speed, high yield CMOS/SOS process
KR950006984B1 (ko) 공통기판에 쌍극성 트랜지스터와 상보형 mos 트랜지스터를 포함하는 집적회로 및 그 제조방법
US6521493B1 (en) Semiconductor device with STI sidewall implant
CA1198227A (en) Single mask diffusion process
EP0417715B1 (en) Method of manufacturing a semicondcutor device
KR100194372B1 (ko) 알루미늄 주입으로 누설 전류를 감소시키는방법
US4600445A (en) Process for making self aligned field isolation regions in a semiconductor substrate
KR100378448B1 (ko) 집적회로제조방법
CA1223975A (en) Process for making a semiconductor device
KR930005508B1 (ko) 반도체장치 및 그 제조방법
US6255153B1 (en) Method of manufacturing a semiconductor device
KR100589493B1 (ko) 게이트 산화막 형성방법
JPH08293558A (ja) 半導体装置およびその製造方法
US20050161767A1 (en) Semiconductor device and manufacturing method thereof
JP2626522B2 (ja) 半導体装置及びその製造方法
KR0180134B1 (ko) 트윈 웰 형성 방법
KR19990007493A (ko) 단일 마스크로 상보형 웰과 자기 정렬 트렌치를 형성하는 방법
KR100273132B1 (ko) 역방향웰구조를갖는전력집적회로소자의제조방법
KR100198673B1 (ko) 반도체 소자의 격리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee