JPH08222642A - ツインタブを有する集積回路の製造方法 - Google Patents
ツインタブを有する集積回路の製造方法Info
- Publication number
- JPH08222642A JPH08222642A JP7319839A JP31983995A JPH08222642A JP H08222642 A JPH08222642 A JP H08222642A JP 7319839 A JP7319839 A JP 7319839A JP 31983995 A JP31983995 A JP 31983995A JP H08222642 A JPH08222642 A JP H08222642A
- Authority
- JP
- Japan
- Prior art keywords
- tub
- tab
- substrate
- layer
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 ｎ−タブ注入の間においてｐ−タブを十分に
保護することができる集積回路の製造方法を提供する。 【解決手段】 ツインタブプロセスが開示されている。
すでに形成されたｐ−タブ１３上に熱酸化物２１が成長
された後、ｎ−タブ２７がイオン注入により形成され
る。次いで、保護の材料の層２５、例示的にはＰＥＴＥ
ＯＳが、ｎ−タブとｐ−タブを被覆する酸化物上に形成
される。ＰＥＴＥＯＳの保護層は周囲のボロンがｎ−タ
ブ２７を汚染するのを防止する補助をする。保護のＰＥ
ＴＥＯＳ層２５の使用によりタブ上により薄い熱酸化物
を使用することができ、これによりタブ境界における高
さの差を減じることができる。
保護することができる集積回路の製造方法を提供する。 【解決手段】 ツインタブプロセスが開示されている。
すでに形成されたｐ−タブ１３上に熱酸化物２１が成長
された後、ｎ−タブ２７がイオン注入により形成され
る。次いで、保護の材料の層２５、例示的にはＰＥＴＥ
ＯＳが、ｎ−タブとｐ−タブを被覆する酸化物上に形成
される。ＰＥＴＥＯＳの保護層は周囲のボロンがｎ−タ
ブ２７を汚染するのを防止する補助をする。保護のＰＥ
ＴＥＯＳ層２５の使用によりタブ上により薄い熱酸化物
を使用することができ、これによりタブ境界における高
さの差を減じることができる。
Description
【０００１】
【発明の属する技術分野】本発明は集積回路の製造方法
に関するものである。
に関するものである。
【０００２】
【発明が解決しようとする課題】多くのＣＭＯＳ集積回
路は「ツインタブ」プロセスと称されるプロセスを使用
して製造される。ツインタブプロセスでは、隣接するｎ
とｐ型のタブが形成され、および次いでこれらのタブ内
にコンプレメンタリーデバイスが形成される。典型的な
ツインタブプロセスでは、典型的にはシリコン酸化物層
とシリコン窒化物層により基板の一部がマスク処理され
る。次いで、マスク処理された基板はドーパント種、例
えばボロンに晒される。通常はイオン打ち込みプロセス
が行われる。イオン打ち込みプロセスは、シリコン酸化
物とシリコン窒化物によりマスク処理されていない基体
の部分にｐ−タブを形成する。ｐ−タブの形成後、厚い
酸化物がｐ−タブの上に成長され先に形成されたシリコ
ン窒化物は取除かれる。これにより、例えば、図１に示
した構造が形成される。
路は「ツインタブ」プロセスと称されるプロセスを使用
して製造される。ツインタブプロセスでは、隣接するｎ
とｐ型のタブが形成され、および次いでこれらのタブ内
にコンプレメンタリーデバイスが形成される。典型的な
ツインタブプロセスでは、典型的にはシリコン酸化物層
とシリコン窒化物層により基板の一部がマスク処理され
る。次いで、マスク処理された基板はドーパント種、例
えばボロンに晒される。通常はイオン打ち込みプロセス
が行われる。イオン打ち込みプロセスは、シリコン酸化
物とシリコン窒化物によりマスク処理されていない基体
の部分にｐ−タブを形成する。ｐ−タブの形成後、厚い
酸化物がｐ−タブの上に成長され先に形成されたシリコ
ン窒化物は取除かれる。これにより、例えば、図１に示
した構造が形成される。
【０００３】図１において、参照番号１１は、シリコ
ン、ドープ処理されたシリコン、エピタキシャルシリコ
ンなどの基板である。参照番号１３は、上記したプロセ
スにより形成されたｐ−タブを示している。参照番号１
５はｐ−タブ１３上に形成された厚い酸化物層である。
参照番号１７はシリコン酸化物層である。先にシリコン
酸化物層１７を被覆していたシリコン窒化物層は取除か
れる。酸化物１５の典型的な厚さは４０００オングスト
ロームであり、またシリコン酸化物１７の典型的な厚さ
は１０００オングストロームである。次のステップは、
図１に示した構造にｎ−型のドーパント種を注ぐことに
よりｎ−タブを形成することである。当然のことである
が、酸化物１５の厚さはｎ−タブ打ち込みの間において
ｐ−タブ１３を保護するのに十分な厚さでなければなら
ない。
ン、ドープ処理されたシリコン、エピタキシャルシリコ
ンなどの基板である。参照番号１３は、上記したプロセ
スにより形成されたｐ−タブを示している。参照番号１
５はｐ−タブ１３上に形成された厚い酸化物層である。
参照番号１７はシリコン酸化物層である。先にシリコン
酸化物層１７を被覆していたシリコン窒化物層は取除か
れる。酸化物１５の典型的な厚さは４０００オングスト
ロームであり、またシリコン酸化物１７の典型的な厚さ
は１０００オングストロームである。次のステップは、
図１に示した構造にｎ−型のドーパント種を注ぐことに
よりｎ−タブを形成することである。当然のことである
が、酸化物１５の厚さはｎ−タブ打ち込みの間において
ｐ−タブ１３を保護するのに十分な厚さでなければなら
ない。
【０００４】ｎ−タブ注入後は、タブの押し込み（ｄｒ
ｉｖｅ−ｉｎ）が行われる。押し込みはドーパントを活
性化してドーパントが基体内により深く拡散させるため
の熱処理である。押し込みプロセスの間においては酸化
物１７の厚さが周囲のボロンがすでに形成されたｎ−タ
ブとカウンタドーピング（ｃｏｕｎｔｅｒｄｏｐｉｎ
ｇ）するのを防止するのに十分な厚さであることが重要
である。しかしながら、層１７の厚さが実質的により厚
い場合には、ｎ−タブ注入の間においてｐ−タブの対す
る十分な保護を行うために層１５の厚さは対応してより
厚くなければならない。残念なことに、層１７と１５が
実質的により厚く作られた場合には、層１５と１７が次
のプロセスにおいて取除かれた後にｎとｐのタブの間の
境界に望ましくない高さの差が生じてしまう。上記した
高さの差は、これが集積回路製造の後のステップの間に
おいてリソグラフィーおよび誘電プレーナ化（ｄｉｅｌ
ｅｃｔｒｉｃ ｐｌａｎａｒｉｚａｔｉｏｎ）の問題が
発生して望ましくない。
ｉｖｅ−ｉｎ）が行われる。押し込みはドーパントを活
性化してドーパントが基体内により深く拡散させるため
の熱処理である。押し込みプロセスの間においては酸化
物１７の厚さが周囲のボロンがすでに形成されたｎ−タ
ブとカウンタドーピング（ｃｏｕｎｔｅｒｄｏｐｉｎ
ｇ）するのを防止するのに十分な厚さであることが重要
である。しかしながら、層１７の厚さが実質的により厚
い場合には、ｎ−タブ注入の間においてｐ−タブの対す
る十分な保護を行うために層１５の厚さは対応してより
厚くなければならない。残念なことに、層１７と１５が
実質的により厚く作られた場合には、層１５と１７が次
のプロセスにおいて取除かれた後にｎとｐのタブの間の
境界に望ましくない高さの差が生じてしまう。上記した
高さの差は、これが集積回路製造の後のステップの間に
おいてリソグラフィーおよび誘電プレーナ化（ｄｉｅｌ
ｅｃｔｒｉｃ ｐｌａｎａｒｉｚａｔｉｏｎ）の問題が
発生して望ましくない。
【０００５】よって、集積回路の開発ににおいては、ｎ
−タブ注入の間にｐ−タブを十分に保護するための、ま
た同様に次のタブの熱的な押し込みステップの間におけ
る汚染から十分に防止するための方法が模索されてい
る。
−タブ注入の間にｐ−タブを十分に保護するための、ま
た同様に次のタブの熱的な押し込みステップの間におけ
る汚染から十分に防止するための方法が模索されてい
る。
【０００６】
【課題を解決するための手段】本発明は例示的に基板の
第１の部分をマスキングし次いで基板の第２の部分内に
第１の型の導電性タブを形成することを含んでいる。次
いで基板の第２の部分上に材料層が形成されまた基板の
第１の部分内に第２の型の導電性タブが形成される。次
いで基板の第１および第２の部分が第２の材料層により
被覆される。第１および第２の型のタブの両方は上昇し
た温度に晒される。第２の材料層はこれらのタブを周囲
ドーパントによる汚染から防止するように機能する。第
１および第２の材料層が取除かれこれらのタブ内にトラ
ンジスタが形成される。
第１の部分をマスキングし次いで基板の第２の部分内に
第１の型の導電性タブを形成することを含んでいる。次
いで基板の第２の部分上に材料層が形成されまた基板の
第１の部分内に第２の型の導電性タブが形成される。次
いで基板の第１および第２の部分が第２の材料層により
被覆される。第１および第２の型のタブの両方は上昇し
た温度に晒される。第２の材料層はこれらのタブを周囲
ドーパントによる汚染から防止するように機能する。第
１および第２の材料層が取除かれこれらのタブ内にトラ
ンジスタが形成される。
【０００７】
【発明の実施の形態】ｎとｐの両方のタブは図２を参照
して理解される本出願人の発明により十分に保護され
る。参照番号１１は基板を示している。一般的に「基
板」の用語は他の材料層が形成される材料本体を指すも
のである。参照番号１３はｐ−タブを指している。参照
番号２１は典型的には１０００−３０００オングストロ
ームの厚さを有する熱的に形成された酸化物を指してい
る。参照番号２３は、例示的には、１００−３００オン
グストロームの厚さを有する、熱酸化物を指している。
して理解される本出願人の発明により十分に保護され
る。参照番号１１は基板を示している。一般的に「基
板」の用語は他の材料層が形成される材料本体を指すも
のである。参照番号１３はｐ−タブを指している。参照
番号２１は典型的には１０００−３０００オングストロ
ームの厚さを有する熱的に形成された酸化物を指してい
る。参照番号２３は、例示的には、１００−３００オン
グストロームの厚さを有する、熱酸化物を指している。
【０００８】ｐ−タブは上記した方法で形成される。熱
酸化物２１（図１に示された熱酸化物よりもずっと厚
い）はｐ−タブ１３上に形成される。次いで、ｎ−タブ
２７がｎ−型のドーパント種のイオン注入により形成さ
れる。酸化物２１の厚さはｐ−タブ１３を保護するため
に十分であることが判った。典型的なｎ−型の注入は、
３０ＫＥＶ、４．５Ｅ１２における亜リン（ｐｈｏｓｐ
ｈｏｒｏｕｓ）によるものである。
酸化物２１（図１に示された熱酸化物よりもずっと厚
い）はｐ−タブ１３上に形成される。次いで、ｎ−タブ
２７がｎ−型のドーパント種のイオン注入により形成さ
れる。酸化物２１の厚さはｐ−タブ１３を保護するため
に十分であることが判った。典型的なｎ−型の注入は、
３０ＫＥＶ、４．５Ｅ１２における亜リン（ｐｈｏｓｐ
ｈｏｒｏｕｓ）によるものである。
【０００９】ｎ−タブが形成された後は、層２５は酸化
物２３と２１上にブランケット付着（ｂｌａｎｋｅｔ
ｄｅｐｏｓｉｔ）される。層２５は、好ましくは、プラ
ズマ強化されたＴＥＯＳである。他の前駆物質も使用で
きる。プラズマ強化されたＴＥＯＳは比較的低い温度で
形成される。層２５は熱タブ押し込みである次のステッ
プの間において周囲のボロンによる汚染からｎ−タブ２
７を保護する。
物２３と２１上にブランケット付着（ｂｌａｎｋｅｔ
ｄｅｐｏｓｉｔ）される。層２５は、好ましくは、プラ
ズマ強化されたＴＥＯＳである。他の前駆物質も使用で
きる。プラズマ強化されたＴＥＯＳは比較的低い温度で
形成される。層２５は熱タブ押し込みである次のステッ
プの間において周囲のボロンによる汚染からｎ−タブ２
７を保護する。
【００１０】熱タブ押し込みが行われた後、層２５は例
えば、湿式エッチングにより取除かれる。得られた構造
をｐ−タブ１３とｎ−タブ２７と共に図３に例示した。
ｐ−タブ１３とｎ−タブ２７の間の高さの差（つまり、
面３１と３３の間の高さの差）は比較的小さく、酸化物
２１と２３の浸透深さの間の差だけである。
えば、湿式エッチングにより取除かれる。得られた構造
をｐ−タブ１３とｎ−タブ２７と共に図３に例示した。
ｐ−タブ１３とｎ−タブ２７の間の高さの差（つまり、
面３１と３３の間の高さの差）は比較的小さく、酸化物
２１と２３の浸透深さの間の差だけである。
【図１】本発明の例示的な実施の形態を理解するのに有
用な断面図である。
用な断面図である。
【図２】本発明の例示的な実施の形態を理解するのに有
用な断面図である。
用な断面図である。
【図３】本発明の例示的な実施の形態を理解するのに有
用な断面図である。
用な断面図である。
１１ 基板 １３ ｐ−タブ ２７ ｎ−タブ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チェン−ファ ダグラス ユー アメリカ合衆国 32839 フロリダ，オー ランド，ウイックハム ウェイ 9261
Claims (4)
- 【請求項１】 基板１１の第１の部分をマスキングし、 前記基板の第２の部分内に第１の型の導電タブ１３を形
成し、 前記基板の前記第２の部分上に第１の材料層２１を形成
し、 前記基板の前記第１の部分内に第２の型の導電タブ２７
を形成し、 前記基板の前記第１および第２の部分を第２の材料層２
５で被覆し、 前記第１および第２の型のタブを上昇した温度に晒し、
前記材料層２５は前記タブを周囲ドーパントによる汚染
から防止するように機能し、 前記第１および第２の材料層２１、２５を取除き、また
前記タブ内にトランジスタを形成する、ことからなる集
積回路の製造方法。 - 【請求項２】 前記第１の材料層２１が熱酸化物である
請求項１記載の方法。 - 【請求項３】 前記第２の材料層２５がプラズマ強化Ｔ
ＥＯＳである請求項１記載の方法。 - 【請求項４】 前記周囲ドーパントがボロンである請求
項１記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US35225794A | 1994-12-08 | 1994-12-08 | |
| US08/352257 | 1994-12-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08222642A true JPH08222642A (ja) | 1996-08-30 |
| JP3300588B2 JP3300588B2 (ja) | 2002-07-08 |
Family
ID=23384405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31983995A Expired - Fee Related JP3300588B2 (ja) | 1994-12-08 | 1995-12-08 | ツインタブを有する集積回路の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0716443B1 (ja) |
| JP (1) | JP3300588B2 (ja) |
| KR (1) | KR100378448B1 (ja) |
| DE (1) | DE69519079T2 (ja) |
| TW (1) | TW288157B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008166704A (ja) * | 2006-12-26 | 2008-07-17 | Dongbu Hitek Co Ltd | 高電圧シーモス素子及びその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100416002B1 (ko) | 2001-08-31 | 2004-01-24 | 삼성전자주식회사 | 디스플레이장치의 다이나믹포커스 조정회로 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1213457B (it) * | 1986-07-23 | 1989-12-20 | Catania A | Procedimento per la fabbricazione di dispositivi integrati, in particolare dispositivi cmos adoppia sacca. |
| GB8907897D0 (en) * | 1989-04-07 | 1989-05-24 | Inmos Ltd | Forming wells in semiconductor devices |
-
1995
- 1995-12-05 DE DE69519079T patent/DE69519079T2/de not_active Expired - Fee Related
- 1995-12-05 EP EP95308767A patent/EP0716443B1/en not_active Expired - Lifetime
- 1995-12-07 KR KR1019950047251A patent/KR100378448B1/ko not_active IP Right Cessation
- 1995-12-08 JP JP31983995A patent/JP3300588B2/ja not_active Expired - Fee Related
- 1995-12-22 TW TW084113783A patent/TW288157B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008166704A (ja) * | 2006-12-26 | 2008-07-17 | Dongbu Hitek Co Ltd | 高電圧シーモス素子及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3300588B2 (ja) | 2002-07-08 |
| KR100378448B1 (ko) | 2003-06-02 |
| DE69519079T2 (de) | 2001-03-15 |
| TW288157B (ja) | 1996-10-11 |
| EP0716443A1 (en) | 1996-06-12 |
| DE69519079D1 (de) | 2000-11-16 |
| EP0716443B1 (en) | 2000-10-11 |
| KR960026069A (ko) | 1996-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100199527B1 (ko) | 약하게 도핑된 드레인(ldd)형의 cmos장치제조방법 | |
| US6642125B2 (en) | Integrated circuits having adjacent P-type doped regions having shallow trench isolation structures without liner layers therein therebetween and methods of forming same | |
| US5780330A (en) | Selective diffusion process for forming both n-type and p-type gates with a single masking step | |
| US7514337B2 (en) | Semiconductor device using EPI-layer and method of forming the same | |
| JP2957757B2 (ja) | トランジスタ製作方法 | |
| KR100707535B1 (ko) | 절연 스페이서 및 얕은 트렌치 분리 영역 형성 방법과절연 리세싱으로부터 얕은 트렌치 영역을 보호하는 방법 | |
| KR0157875B1 (ko) | 반도체 장치의 제조방법 | |
| US4600445A (en) | Process for making self aligned field isolation regions in a semiconductor substrate | |
| JPH10209297A (ja) | 集積回路の形成方法 | |
| US7316970B2 (en) | Method for forming high selectivity protection layer on semiconductor device | |
| KR19980018188A (ko) | 비정질화된 폴리실리콘을 사용하는 서브미크론 마이크로일렉트로닉스 응용을 위한 자기 정렬 ＰＯＣｌ₃제조 방법 | |
| JPH08222642A (ja) | ツインタブを有する集積回路の製造方法 | |
| KR19980081139A (ko) | Ｃｍｏｓ 회로장치의 형성방법 | |
| US20050161767A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100589493B1 (ko) | 게이트 산화막 형성방법 | |
| JPH03201559A (ja) | 集積回路における埋込み層容量の減少 | |
| US6238958B1 (en) | Method for forming a transistor with reduced source/drain series resistance | |
| JP4940514B2 (ja) | 半導体装置の製造方法 | |
| KR19990007493A (ko) | 단일 마스크로 상보형 웰과 자기 정렬 트렌치를 형성하는 방법 | |
| KR100198673B1 (ko) | 반도체 소자의 격리막 형성방법 | |
| KR100458770B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100232900B1 (ko) | 반도체 소자의 제조방법 | |
| KR19990074005A (ko) | 웰 영역으로부터의 불순물 확산을 방지하는 트렌치 소자분리방법 | |
| KR100344840B1 (ko) | 반도체 소자의 듀얼게이트 형성 방법 | |
| KR100192472B1 (ko) | 반도체장치의 트렌치 격리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020320 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080419 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120419 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140419 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |