JPH08293558A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH08293558A JPH08293558A JP7100993A JP10099395A JPH08293558A JP H08293558 A JPH08293558 A JP H08293558A JP 7100993 A JP7100993 A JP 7100993A JP 10099395 A JP10099395 A JP 10099395A JP H08293558 A JPH08293558 A JP H08293558A
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating film
- impurity
- semiconductor device
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000012535 impurity Substances 0.000 claims abstract description 107
- 238000000034 method Methods 0.000 claims abstract description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 67
- 238000002955 isolation Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 6
- 230000005764 inhibitory process Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 2
- 229910052796 boron Inorganic materials 0.000 abstract description 23
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 21
- 230000000873 masking effect Effects 0.000 abstract description 19
- -1 boron ions Chemical class 0.000 abstract 1
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 8
- 239000010410 layer Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012936 correction and preventive action Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6625—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 専用のマスキング工程を設けることなく、不
純物の導入を行なうことができる半導体装置およびその
製造方法を提供することを目的とする。 【構成】 素子分離用フィールド酸化膜４２を形成する
際、同時に、ＰＮＰ型トランジスタ形成領域４６ａに、
マスク用酸化膜４４を形成する。マスク用酸化膜４４
は、エミッタ／コレクタ形成領域５０ａの間の活性ベー
ス形成領域５２ａの上部を覆うように形成される。ＰＭ
ＯＳ型トランジスタ形成領域４８ａにチャネルイオンと
して、Ｐ型不純物であるボロンＢをイオン注入する際、
不純物濃度を後工程で再調整することが困難である活性
ベース形成領域５２ａの上部は、厚いマスク用酸化膜４
４により覆われている。したがって、活性ベース形成領
域５２ａに、ボロンＢがイオン注入されることはない。
このため、ボロンＢ注入工程に先立ち、レジストによる
マスキング工程を設ける必要はない。
純物の導入を行なうことができる半導体装置およびその
製造方法を提供することを目的とする。 【構成】 素子分離用フィールド酸化膜４２を形成する
際、同時に、ＰＮＰ型トランジスタ形成領域４６ａに、
マスク用酸化膜４４を形成する。マスク用酸化膜４４
は、エミッタ／コレクタ形成領域５０ａの間の活性ベー
ス形成領域５２ａの上部を覆うように形成される。ＰＭ
ＯＳ型トランジスタ形成領域４８ａにチャネルイオンと
して、Ｐ型不純物であるボロンＢをイオン注入する際、
不純物濃度を後工程で再調整することが困難である活性
ベース形成領域５２ａの上部は、厚いマスク用酸化膜４
４により覆われている。したがって、活性ベース形成領
域５２ａに、ボロンＢがイオン注入されることはない。
このため、ボロンＢ注入工程に先立ち、レジストによる
マスキング工程を設ける必要はない。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置およびそ
の製造方法に関し、特に、不純物導入の際のマスキング
の簡略化に関する。
の製造方法に関し、特に、不純物導入の際のマスキング
の簡略化に関する。
【０００２】
【従来の技術】バイポーラ型トランジスタ部とＣＭＯＳ
型トランジスタ部とを１つのチップ上に形成したバイＣ
ＭＯＳ型ＩＣが用いられている。図８に、バイＣＭＯＳ
型ＩＣ２の断面構造の一部を示す。
型トランジスタ部とを１つのチップ上に形成したバイＣ
ＭＯＳ型ＩＣが用いられている。図８に、バイＣＭＯＳ
型ＩＣ２の断面構造の一部を示す。
【０００３】図８に示すバイＣＭＯＳ型ＩＣ２には、バ
イポーラ型トランジスタ部の一部であるＰＮＰ型トラン
ジスタ４と、ＣＭＯＳ型トランジスタ部の一部であるＰ
ＭＯＳ型トランジスタ６とが、フィールド酸化膜８を隔
てて配置されている。
イポーラ型トランジスタ部の一部であるＰＮＰ型トラン
ジスタ４と、ＣＭＯＳ型トランジスタ部の一部であるＰ
ＭＯＳ型トランジスタ６とが、フィールド酸化膜８を隔
てて配置されている。
【０００４】従来、バイＣＭＯＳ型ＩＣ２を製造する場
合には、まず図９に示すように、Ｐ型半導体基板１０上
に埋め込み層１２、エピタキシャル層１４、酸化膜１
６、フィールド酸化膜８などを、順次形成する。つぎ
に、図８に示すように、ゲート電極１８、エミッタ／コ
レクタ２０およびソース／ドレイン２２、金属電極２４
などを、順次形成する。
合には、まず図９に示すように、Ｐ型半導体基板１０上
に埋め込み層１２、エピタキシャル層１４、酸化膜１
６、フィールド酸化膜８などを、順次形成する。つぎ
に、図８に示すように、ゲート電極１８、エミッタ／コ
レクタ２０およびソース／ドレイン２２、金属電極２４
などを、順次形成する。
【０００５】このように形成することにより、バイポー
ラ型トランジスタ部とＣＭＯＳ型トランジスタ部とを１
つのチップ上に形成することができる。
ラ型トランジスタ部とＣＭＯＳ型トランジスタ部とを１
つのチップ上に形成することができる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
ような従来のバイＣＭＯＳ型ＩＣ２の製造方法には、次
のような問題点があった。図９に示すように、フィール
ド酸化膜８を形成した後、ゲート電極１８（図８参照）
を形成する前に、ＰＭＯＳ型トランジスタ６の素子形成
領域６ａに、ＰＭＯＳ型トランジスタ６のしきい値を調
整するための、チャネルイオンとして、ボロンＢをイオ
ン注入する必要がある。
ような従来のバイＣＭＯＳ型ＩＣ２の製造方法には、次
のような問題点があった。図９に示すように、フィール
ド酸化膜８を形成した後、ゲート電極１８（図８参照）
を形成する前に、ＰＭＯＳ型トランジスタ６の素子形成
領域６ａに、ＰＭＯＳ型トランジスタ６のしきい値を調
整するための、チャネルイオンとして、ボロンＢをイオ
ン注入する必要がある。
【０００７】チャネルイオンとしてボロンＢを注入する
必要があるのは、ＰＭＯＳ型トランジスタ６の素子形成
領域６ａのみであるから、素子形成領域６ａ以外の領域
は、フォトレジスト２６によりマスクされる。このた
め、フィールド酸化膜８を形成した後、チャネルイオン
としてボロンＢを注入する前に、フォトレジスト２６を
形成するマスキング工程を設けなければならないという
問題があった。
必要があるのは、ＰＭＯＳ型トランジスタ６の素子形成
領域６ａのみであるから、素子形成領域６ａ以外の領域
は、フォトレジスト２６によりマスクされる。このた
め、フィールド酸化膜８を形成した後、チャネルイオン
としてボロンＢを注入する前に、フォトレジスト２６を
形成するマスキング工程を設けなければならないという
問題があった。
【０００８】この場合、ＰＮＰ型トランジスタ４のエミ
ッタ／コレクタ領域２０（図８参照）の間の活性ベース
形成領域４ａ以外の領域については、仮にボロンＢが注
入されたとしても、後工程で不純物濃度を調整すること
ができる。したがって、活性ベース形成領域４ａ以外の
領域については、ボロンＢに対するマスクは必ずしも必
要ではない。
ッタ／コレクタ領域２０（図８参照）の間の活性ベース
形成領域４ａ以外の領域については、仮にボロンＢが注
入されたとしても、後工程で不純物濃度を調整すること
ができる。したがって、活性ベース形成領域４ａ以外の
領域については、ボロンＢに対するマスクは必ずしも必
要ではない。
【０００９】しかし、活性ベース形成領域４ａについて
は、後工程で不純物濃度を調整することが困難である一
方、活性ベース形成領域４ａにボロンＢが注入される
と、後の工程で不都合が生ずる。
は、後工程で不純物濃度を調整することが困難である一
方、活性ベース形成領域４ａにボロンＢが注入される
と、後の工程で不都合が生ずる。
【００１０】したがって、このような僅かな活性ベース
形成領域４ａを、ボロンの注入から保護するために、上
述のフォトレジスト２６を形成するマスキング工程を、
やはり、設けなければならない。
形成領域４ａを、ボロンの注入から保護するために、上
述のフォトレジスト２６を形成するマスキング工程を、
やはり、設けなければならない。
【００１１】さらに、バイＣＭＯＳ型ＩＣ２は、バイポ
ーラ型トランジスタ部とＣＭＯＳ型トランジスタ部との
２種類のトランジスタ部を有するため、上述の場合以外
にも、ＣＭＯＳ型トランジスタ部に不純物を注入して作
動特性を調整する時は、バイポーラ型トランジスタ部を
マスクにより保護しなければならず、逆の場合には、Ｃ
ＭＯＳ型トランジスタ部をマスクにより保護しなければ
ならない。このため、バイＣＭＯＳ型ＩＣ２の製造に際
し、マスキング工程が多いことが問題となっていた。
ーラ型トランジスタ部とＣＭＯＳ型トランジスタ部との
２種類のトランジスタ部を有するため、上述の場合以外
にも、ＣＭＯＳ型トランジスタ部に不純物を注入して作
動特性を調整する時は、バイポーラ型トランジスタ部を
マスクにより保護しなければならず、逆の場合には、Ｃ
ＭＯＳ型トランジスタ部をマスクにより保護しなければ
ならない。このため、バイＣＭＯＳ型ＩＣ２の製造に際
し、マスキング工程が多いことが問題となっていた。
【００１２】この発明はこのような従来のバイＣＭＯＳ
型ＩＣ２など半導体装置の製造方法等を改良し、専用の
マスキング工程を設けることなく、不純物の導入を行な
うことができる半導体装置およびその製造方法を提供す
ることを目的とする。
型ＩＣ２など半導体装置の製造方法等を改良し、専用の
マスキング工程を設けることなく、不純物の導入を行な
うことができる半導体装置およびその製造方法を提供す
ることを目的とする。
【００１３】
【課題を解決するための手段】請求項１の半導体装置
は、絶縁膜必要領域でもなく不純物導入必要領域でもな
い領域であって、絶縁膜の有無が半導体装置の機能に影
響を与えることのない領域であって、不純物の導入を禁
止すべき領域である不純物導入禁止領域の上面に形成さ
れた不純物導入阻止用の絶縁膜を備えたことを特徴とす
る。
は、絶縁膜必要領域でもなく不純物導入必要領域でもな
い領域であって、絶縁膜の有無が半導体装置の機能に影
響を与えることのない領域であって、不純物の導入を禁
止すべき領域である不純物導入禁止領域の上面に形成さ
れた不純物導入阻止用の絶縁膜を備えたことを特徴とす
る。
【００１４】請求項２の半導体装置は、請求項１の半導
体装置において、半導体装置が、ＰＮＰ型トランジスタ
を含むバイポーラ型トランジスタ部と、ＰＭＯＳ型トラ
ンジスタを含むＣＭＯＳ型トランジスタ部との２種類の
トランジスタ部を備えたバイＣＭＯＳ型ＩＣであり、絶
縁膜および不純物導入阻止用の絶縁膜がフィールド酸化
膜であり、絶縁膜必要領域が素子分離領域であり、不純
物がＰ型不純物であり、不純物導入必要領域がＰＭＯＳ
型トランジスタの素子形成領域であり、不純物導入禁止
領域が、ＰＮＰ型トランジスタのエミッタ形成領域とコ
レクタ形成領域との間の活性ベース形成領域であること
を特徴とする。
体装置において、半導体装置が、ＰＮＰ型トランジスタ
を含むバイポーラ型トランジスタ部と、ＰＭＯＳ型トラ
ンジスタを含むＣＭＯＳ型トランジスタ部との２種類の
トランジスタ部を備えたバイＣＭＯＳ型ＩＣであり、絶
縁膜および不純物導入阻止用の絶縁膜がフィールド酸化
膜であり、絶縁膜必要領域が素子分離領域であり、不純
物がＰ型不純物であり、不純物導入必要領域がＰＭＯＳ
型トランジスタの素子形成領域であり、不純物導入禁止
領域が、ＰＮＰ型トランジスタのエミッタ形成領域とコ
レクタ形成領域との間の活性ベース形成領域であること
を特徴とする。
【００１５】請求項３の半導体装置の製造方法は、絶縁
膜必要領域でもなく不純物導入必要領域でもない領域で
あって、絶縁膜の有無が半導体装置の機能に影響を与え
ることのない領域であって、不純物の導入を禁止すべき
領域である不純物導入禁止領域の上面に、絶縁膜形成ス
テップにおいて、同時に不純物導入阻止用の絶縁膜を形
成し、絶縁膜形成ステップにおいて形成された不純物導
入阻止用の絶縁膜をマスクの一部または全部として、不
純物導入ステップを実施するよう構成したことを特徴と
する。
膜必要領域でもなく不純物導入必要領域でもない領域で
あって、絶縁膜の有無が半導体装置の機能に影響を与え
ることのない領域であって、不純物の導入を禁止すべき
領域である不純物導入禁止領域の上面に、絶縁膜形成ス
テップにおいて、同時に不純物導入阻止用の絶縁膜を形
成し、絶縁膜形成ステップにおいて形成された不純物導
入阻止用の絶縁膜をマスクの一部または全部として、不
純物導入ステップを実施するよう構成したことを特徴と
する。
【００１６】請求項４の半導体装置の製造方法は、請求
項３の半導体装置の製造方法において、半導体装置が、
ＰＮＰ型トランジスタを含むバイポーラ型トランジスタ
部と、ＰＭＯＳ型トランジスタを含むＣＭＯＳ型トラン
ジスタ部との２種類のトランジスタ部を備えたバイＣＭ
ＯＳ型ＩＣであり、絶縁膜および不純物導入阻止用の絶
縁膜がフィールド酸化膜であり、絶縁膜必要領域が素子
分離領域であり、絶縁膜形成ステップがフィールド酸化
膜形成ステップであり、不純物がＰ型不純物であり、不
純物導入必要領域がＰＭＯＳ型トランジスタの素子形成
領域であり、不純物導入ステップがＰ型不純物導入ステ
ップであり、不純物導入禁止領域が、ＰＮＰ型トランジ
スタのエミッタ形成領域とコレクタ形成領域との間の活
性ベース形成領域であることを特徴とする。
項３の半導体装置の製造方法において、半導体装置が、
ＰＮＰ型トランジスタを含むバイポーラ型トランジスタ
部と、ＰＭＯＳ型トランジスタを含むＣＭＯＳ型トラン
ジスタ部との２種類のトランジスタ部を備えたバイＣＭ
ＯＳ型ＩＣであり、絶縁膜および不純物導入阻止用の絶
縁膜がフィールド酸化膜であり、絶縁膜必要領域が素子
分離領域であり、絶縁膜形成ステップがフィールド酸化
膜形成ステップであり、不純物がＰ型不純物であり、不
純物導入必要領域がＰＭＯＳ型トランジスタの素子形成
領域であり、不純物導入ステップがＰ型不純物導入ステ
ップであり、不純物導入禁止領域が、ＰＮＰ型トランジ
スタのエミッタ形成領域とコレクタ形成領域との間の活
性ベース形成領域であることを特徴とする。
【００１７】
【作用】請求項１の半導体装置および請求項３の半導体
装置の製造方法は、絶縁膜の有無が半導体装置の機能に
影響を与えることのない領域であって、不純物の導入を
禁止すべき領域である不純物導入禁止領域の上面に、不
純物導入阻止用の絶縁膜を形成することを特徴とする。
装置の製造方法は、絶縁膜の有無が半導体装置の機能に
影響を与えることのない領域であって、不純物の導入を
禁止すべき領域である不純物導入禁止領域の上面に、不
純物導入阻止用の絶縁膜を形成することを特徴とする。
【００１８】したがって、絶縁膜必要領域に絶縁膜を形
成する際、同時に、不純物導入禁止領域の上面に不純物
導入阻止用の絶縁膜を形成することができる。また、不
純物導入阻止用の絶縁膜により、半導体装置の機能が阻
害されることはない。このため、不純物導入必要領域に
不純物を導入する際、不純物導入阻止用の絶縁膜をマス
クの一部または全部として使用することができる。
成する際、同時に、不純物導入禁止領域の上面に不純物
導入阻止用の絶縁膜を形成することができる。また、不
純物導入阻止用の絶縁膜により、半導体装置の機能が阻
害されることはない。このため、不純物導入必要領域に
不純物を導入する際、不純物導入阻止用の絶縁膜をマス
クの一部または全部として使用することができる。
【００１９】請求項２の半導体装置および請求項４の半
導体装置の製造方法は、さらに、半導体装置が、ＰＮＰ
型トランジスタを含むバイポーラ型トランジスタ部と、
ＰＭＯＳ型トランジスタを含むＣＭＯＳ型トランジスタ
部との２種類のトランジスタ部を備えたバイＣＭＯＳ型
ＩＣであり、絶縁膜および不純物導入阻止用の絶縁膜が
フィールド酸化膜であり、絶縁膜必要領域が素子分離領
域であり、不純物がＰ型不純物であり、不純物導入必要
領域がＰＭＯＳ型トランジスタの素子形成領域であり、
不純物導入禁止領域が、ＰＮＰ型トランジスタのエミッ
タ形成領域とコレクタ形成領域との間の活性ベース形成
領域であることを特徴とする。
導体装置の製造方法は、さらに、半導体装置が、ＰＮＰ
型トランジスタを含むバイポーラ型トランジスタ部と、
ＰＭＯＳ型トランジスタを含むＣＭＯＳ型トランジスタ
部との２種類のトランジスタ部を備えたバイＣＭＯＳ型
ＩＣであり、絶縁膜および不純物導入阻止用の絶縁膜が
フィールド酸化膜であり、絶縁膜必要領域が素子分離領
域であり、不純物がＰ型不純物であり、不純物導入必要
領域がＰＭＯＳ型トランジスタの素子形成領域であり、
不純物導入禁止領域が、ＰＮＰ型トランジスタのエミッ
タ形成領域とコレクタ形成領域との間の活性ベース形成
領域であることを特徴とする。
【００２０】したがって、素子分離領域にフィールド酸
化膜を形成する際、同時に、ＰＮＰ型トランジスタのエ
ミッタ形成領域とコレクタ形成領域との間の活性ベース
形成領域の上面にフィールド酸化膜を形成することがで
きる。また、このフィールド酸化膜により、ＰＮＰ型ト
ランジスタの機能が阻害されることはない。
化膜を形成する際、同時に、ＰＮＰ型トランジスタのエ
ミッタ形成領域とコレクタ形成領域との間の活性ベース
形成領域の上面にフィールド酸化膜を形成することがで
きる。また、このフィールド酸化膜により、ＰＮＰ型ト
ランジスタの機能が阻害されることはない。
【００２１】このため、ＰＭＯＳ型トランジスタのしき
い値調整のため素子形成領域にチャネルイオンとしてＰ
型不純物を注入する際、このフィールド酸化膜をマスク
の一部または全部として使用することができる。
い値調整のため素子形成領域にチャネルイオンとしてＰ
型不純物を注入する際、このフィールド酸化膜をマスク
の一部または全部として使用することができる。
【００２２】また、ＰＮＰ型トランジスタのエミッタ部
およびコレクタ部を形成するためエミッタ形成領域およ
びコレクタ形成領域にＰ型不純物を注入する際、このフ
ィールド酸化膜をマスクの一部として使用することがで
きる。そのため、不純物導入禁止領域とエミッタ形成領
域およびコレクタ形成領域との位置合わせは、セルフア
ラインとなる。
およびコレクタ部を形成するためエミッタ形成領域およ
びコレクタ形成領域にＰ型不純物を注入する際、このフ
ィールド酸化膜をマスクの一部として使用することがで
きる。そのため、不純物導入禁止領域とエミッタ形成領
域およびコレクタ形成領域との位置合わせは、セルフア
ラインとなる。
【００２３】
【実施例】図１に、この発明の一実施例による半導体装
置であるバイＣＭＯＳ型ＩＣ３２の断面構造の一部を示
す。図１に示すバイＣＭＯＳ型ＩＣ３２の半導体基板３
４上には、バイポーラ型トランジスタ部を構成するＰＮ
Ｐ型トランジスタ４６と、ＣＭＯＳ型トランジスタ部を
構成するＰＭＯＳ型トランジスタ４８とが、素子分離領
域に形成されたフィールド酸化膜である素子分離用フィ
ールド酸化膜４２を隔てて配置されている。
置であるバイＣＭＯＳ型ＩＣ３２の断面構造の一部を示
す。図１に示すバイＣＭＯＳ型ＩＣ３２の半導体基板３
４上には、バイポーラ型トランジスタ部を構成するＰＮ
Ｐ型トランジスタ４６と、ＣＭＯＳ型トランジスタ部を
構成するＰＭＯＳ型トランジスタ４８とが、素子分離領
域に形成されたフィールド酸化膜である素子分離用フィ
ールド酸化膜４２を隔てて配置されている。
【００２４】ＰＮＰ型トランジスタ４６においては、Ｐ
型不純物であるボロン導入阻止用のフィールド酸化膜で
あるマスク用酸化膜４４が、活性ベース５２の上部を覆
うように配置されている。
型不純物であるボロン導入阻止用のフィールド酸化膜で
あるマスク用酸化膜４４が、活性ベース５２の上部を覆
うように配置されている。
【００２５】このマスク用酸化膜４４は、素子分離用フ
ィールド酸化膜４２を形成する際に併せて形成したもの
であり、ＰＭＯＳ型トランジスタ４８の阻止形成領域で
あるＰＭＯＳ型トランジスタ形成領域４８ａ（図４参
照）にボロンＢを導入する際、活性ベース形成領域５２
ａ（図４参照）をマスクするために用いられる。
ィールド酸化膜４２を形成する際に併せて形成したもの
であり、ＰＭＯＳ型トランジスタ４８の阻止形成領域で
あるＰＭＯＳ型トランジスタ形成領域４８ａ（図４参
照）にボロンＢを導入する際、活性ベース形成領域５２
ａ（図４参照）をマスクするために用いられる。
【００２６】つぎに、バイＣＭＯＳ型ＩＣ３２の製造方
法を、図２〜図７および図１に基づいて説明する。ま
ず、図２に示すように、半導体基板３４上に、埋め込み
層３６、エピタキシャル層３８などを形成する。これら
の工程は、従来と同様である。
法を、図２〜図７および図１に基づいて説明する。ま
ず、図２に示すように、半導体基板３４上に、埋め込み
層３６、エピタキシャル層３８などを形成する。これら
の工程は、従来と同様である。
【００２７】つぎに、図３に示すように、ウエハの上部
に酸化膜４０を設けるとともに、素子分離用フィールド
酸化膜４２を形成する。素子分離用フィールド酸化膜４
２を形成する際、同時に、ＰＮＰ型トランジスタ形成領
域４６ａに、マスク用酸化膜４４を形成する。マスク用
酸化膜４４は、エミッタ／コレクタ形成領域５０ａの間
の活性ベース形成領域５２ａの上部を覆うように形成さ
れる。
に酸化膜４０を設けるとともに、素子分離用フィールド
酸化膜４２を形成する。素子分離用フィールド酸化膜４
２を形成する際、同時に、ＰＮＰ型トランジスタ形成領
域４６ａに、マスク用酸化膜４４を形成する。マスク用
酸化膜４４は、エミッタ／コレクタ形成領域５０ａの間
の活性ベース形成領域５２ａの上部を覆うように形成さ
れる。
【００２８】なお、この実施例においては、素子分離用
フィールド酸化膜４２およびマスク用酸化膜４４の厚さ
は、ともに、約４０００オングストロームである。
フィールド酸化膜４２およびマスク用酸化膜４４の厚さ
は、ともに、約４０００オングストロームである。
【００２９】つぎに、図４に示すように、ＰＭＯＳ型ト
ランジスタ形成領域４８ａに、ＰＭＯＳ型トランジスタ
４８のしきい値調整のためのチャネルイオンとして、Ｐ
型不純物であるボロンＢをイオン注入する。
ランジスタ形成領域４８ａに、ＰＭＯＳ型トランジスタ
４８のしきい値調整のためのチャネルイオンとして、Ｐ
型不純物であるボロンＢをイオン注入する。
【００３０】この際、エミッタ／コレクタ形成領域５０
ａ、外部ベース形成領域５４ａは、マスクされていない
ため、ボロンＢが注入されてしまう。しかし、これらの
領域は、不純物濃度を後工程で再調整することが可能で
あるため、本工程においてマスクする必要はない。
ａ、外部ベース形成領域５４ａは、マスクされていない
ため、ボロンＢが注入されてしまう。しかし、これらの
領域は、不純物濃度を後工程で再調整することが可能で
あるため、本工程においてマスクする必要はない。
【００３１】一方、活性ベース形成領域５２ａは、不純
物濃度を後工程で再調整することが困難である。しか
し、活性ベース形成領域５２ａの上部は、厚いマスク用
酸化膜４４により覆われているため、ボロンＢがイオン
注入されることはない。
物濃度を後工程で再調整することが困難である。しか
し、活性ベース形成領域５２ａの上部は、厚いマスク用
酸化膜４４により覆われているため、ボロンＢがイオン
注入されることはない。
【００３２】したがって、従来のように（図９参照）本
工程に先立ち、フォトレジスト２６によるマスキング工
程を設ける必要はない。
工程に先立ち、フォトレジスト２６によるマスキング工
程を設ける必要はない。
【００３３】つぎに、図５に示すように、ＰＭＯＳ型ト
ランジスタ形成領域４８ａのゲート形成領域５６ａの上
部にポリシリコンで構成されたゲート電極５８を形成す
る。
ランジスタ形成領域４８ａのゲート形成領域５６ａの上
部にポリシリコンで構成されたゲート電極５８を形成す
る。
【００３４】つぎに、図６に示すように、ＰＮＰ型トラ
ンジスタ形成領域４６ａの外部ベース形成領域５４ａを
覆うようにレジスト６０を形成し、レジスト６０をマス
クとして、Ｐ型不純物であるボロンＢをイオン注入す
る。なお、外部ベース形成領域５４ａをレジスト６０に
より覆うのは、この工程に先立つ工程（図示せず）にお
いて、外部ベース形成領域５４ａにＮ型不純物であるリ
ンＰ、ヒ素Ａｓ（図中、ｏ印で表す）がイオン注入され
ているため、重ねてボロンＢがイオン注入されることを
防止するためである。
ンジスタ形成領域４６ａの外部ベース形成領域５４ａを
覆うようにレジスト６０を形成し、レジスト６０をマス
クとして、Ｐ型不純物であるボロンＢをイオン注入す
る。なお、外部ベース形成領域５４ａをレジスト６０に
より覆うのは、この工程に先立つ工程（図示せず）にお
いて、外部ベース形成領域５４ａにＮ型不純物であるリ
ンＰ、ヒ素Ａｓ（図中、ｏ印で表す）がイオン注入され
ているため、重ねてボロンＢがイオン注入されることを
防止するためである。
【００３５】図６に示すボロンＢの注入工程において、
ＰＮＰ型トランジスタ形成領域４６ａのエミッタ／コレ
クタ形成領域５０ａ、ＰＭＯＳ型トランジスタ形成領域
４８ａのソース／ドレイン形成領域６２ａに、ボロンＢ
（図中、ｘ印で表す）がイオン注入される。
ＰＮＰ型トランジスタ形成領域４６ａのエミッタ／コレ
クタ形成領域５０ａ、ＰＭＯＳ型トランジスタ形成領域
４８ａのソース／ドレイン形成領域６２ａに、ボロンＢ
（図中、ｘ印で表す）がイオン注入される。
【００３６】この際、ＰＮＰ型トランジスタ形成領域４
６ａについては、先の工程（図４参照）において活性ベ
ース形成領域５２ａのマスクに用いたマスク用酸化膜４
４を、再び、マスクとして使用することができる。した
がって、活性ベース形成領域５２ａとエミッタ／コレク
タ形成領域５０ａとの位置合わせは、セルフアラインと
なる。このため、活性ベース形成領域５２ａとエミッタ
／コレクタ形成領域５０ａとの位置ずれは生じ得ない。
６ａについては、先の工程（図４参照）において活性ベ
ース形成領域５２ａのマスクに用いたマスク用酸化膜４
４を、再び、マスクとして使用することができる。した
がって、活性ベース形成領域５２ａとエミッタ／コレク
タ形成領域５０ａとの位置合わせは、セルフアラインと
なる。このため、活性ベース形成領域５２ａとエミッタ
／コレクタ形成領域５０ａとの位置ずれは生じ得ない。
【００３７】つぎに、図７に示すように、ウエハの上面
を層間膜（ＢＰＳＧ）６４で覆い、加熱処理（リフロ
ー）を施す。加熱処理を施すことにより、同時に、図６
およびこれに先立つ工程（図示せず）で各領域に注入さ
れたリンＰ、ヒ素ＡｓおよびボロンＢを熱拡散させるこ
とができる。
を層間膜（ＢＰＳＧ）６４で覆い、加熱処理（リフロ
ー）を施す。加熱処理を施すことにより、同時に、図６
およびこれに先立つ工程（図示せず）で各領域に注入さ
れたリンＰ、ヒ素ＡｓおよびボロンＢを熱拡散させるこ
とができる。
【００３８】この熱拡散により、外部ベース５４、エミ
ッタ／コレクタ５０、ソース／ドレイン６２が形成され
る。また、マスク用酸化膜４４、ゲート電極５８によ
り、それぞれ覆われ、不純物が注入されなかった活性ベ
ース形成領域５２ａ、ゲート形成領域５６ａ（図４、５
参照）が、それぞれ活性ベース５２、ゲートのチャネル
形成領域５６となる。
ッタ／コレクタ５０、ソース／ドレイン６２が形成され
る。また、マスク用酸化膜４４、ゲート電極５８によ
り、それぞれ覆われ、不純物が注入されなかった活性ベ
ース形成領域５２ａ、ゲート形成領域５６ａ（図４、５
参照）が、それぞれ活性ベース５２、ゲートのチャネル
形成領域５６となる。
【００３９】つぎに、図１に示すように、層間膜６４お
よび酸化膜４０に穴をあけた後、外部ベース５４、エミ
ッタ／コレクタ５０、ソース／ドレイン６２に接するよ
うに、アルミシリコンの電極６６を形成する。その後、
パッシベーション膜６８を形成する。場合によっては、
さらに上層に、アルミシリコンの電極、パッシベーショ
ン膜（図示せず）を形成する。
よび酸化膜４０に穴をあけた後、外部ベース５４、エミ
ッタ／コレクタ５０、ソース／ドレイン６２に接するよ
うに、アルミシリコンの電極６６を形成する。その後、
パッシベーション膜６８を形成する。場合によっては、
さらに上層に、アルミシリコンの電極、パッシベーショ
ン膜（図示せず）を形成する。
【００４０】このようにして、ＰＮＰ型トランジスタ４
６とＰＭＯＳ型トランジスタ４８とを有するバイＣＭＯ
Ｓ型ＩＣ３２が形成される。図１に示すように、マスク
用酸化膜４４はアルミシリコンの電極６６の間に位置す
ることになるが、厚い絶縁膜であるため寄生容量は極め
て小さく、バイＣＭＯＳ型ＩＣ３２の機能に悪影響を与
えることはない。
６とＰＭＯＳ型トランジスタ４８とを有するバイＣＭＯ
Ｓ型ＩＣ３２が形成される。図１に示すように、マスク
用酸化膜４４はアルミシリコンの電極６６の間に位置す
ることになるが、厚い絶縁膜であるため寄生容量は極め
て小さく、バイＣＭＯＳ型ＩＣ３２の機能に悪影響を与
えることはない。
【００４１】なお、この実施例においては、バイポーラ
型トランジスタ部を構成する回路素子としてＰＮＰ型ト
ランジスタ４６を、ＣＭＯＳ型トランジスタ部を構成す
る回路素子としてＰＭＯＳ型トランジスタ４８を例に説
明したが、バイポーラ型トランジスタ部、ＣＭＯＳ型ト
ランジスタ部を構成する回路素子はこれらに限るもので
はない。
型トランジスタ部を構成する回路素子としてＰＮＰ型ト
ランジスタ４６を、ＣＭＯＳ型トランジスタ部を構成す
る回路素子としてＰＭＯＳ型トランジスタ４８を例に説
明したが、バイポーラ型トランジスタ部、ＣＭＯＳ型ト
ランジスタ部を構成する回路素子はこれらに限るもので
はない。
【００４２】バイポーラ型トランジスタ部を構成する回
路素子としては、ＮＰＮ型トランジスタなども含まれ
る。ＣＭＯＳ型トランジスタ部を構成する回路素子とし
ては、ＰＭＯＳ型トランジスタ、ポリシリコンを利用し
た抵抗（ＰＯＬＹ Ｒ）、ポリシリコンを利用したキャ
パシタ（Ｆ−ＣＡＰＡ）なども含まれる。また、バイポ
ーラ型トランジスタ部、ＣＭＯＳ型トランジスタ部が、
それぞれ、複数の種類の回路素子により構成される場合
にも適用される。さらに、半導体装置として、バイＣＭ
ＯＳ型ＩＣを例に説明したが、この発明は、これに限定
されるものではない。
路素子としては、ＮＰＮ型トランジスタなども含まれ
る。ＣＭＯＳ型トランジスタ部を構成する回路素子とし
ては、ＰＭＯＳ型トランジスタ、ポリシリコンを利用し
た抵抗（ＰＯＬＹ Ｒ）、ポリシリコンを利用したキャ
パシタ（Ｆ−ＣＡＰＡ）なども含まれる。また、バイポ
ーラ型トランジスタ部、ＣＭＯＳ型トランジスタ部が、
それぞれ、複数の種類の回路素子により構成される場合
にも適用される。さらに、半導体装置として、バイＣＭ
ＯＳ型ＩＣを例に説明したが、この発明は、これに限定
されるものではない。
【００４３】また、不純物として、Ｐ型不純物であるボ
ロンＢを例に説明したが、この発明は、ボロンＢ以外の
Ｐ型不純物や、リンＰ、ヒ素ＡｓなどＮ型不純物にも適
用することができる。また、不純物導入阻止用の絶縁膜
として、フィールド酸化膜を用いたが、不純物導入阻止
用の絶縁膜として、他の絶縁膜を用いることもできる。
ロンＢを例に説明したが、この発明は、ボロンＢ以外の
Ｐ型不純物や、リンＰ、ヒ素ＡｓなどＮ型不純物にも適
用することができる。また、不純物導入阻止用の絶縁膜
として、フィールド酸化膜を用いたが、不純物導入阻止
用の絶縁膜として、他の絶縁膜を用いることもできる。
【００４４】なお、この実施例においては、図３に示す
工程において形成したマスク用酸化膜４４を、最後まで
取り除かなかったが（図１参照）、ＰＭＯＳ型トランジ
スタ形成領域４８ａにボロンＢをイオン注入するチャネ
ルイオン注入工程（図４参照）終了後、または、エミッ
タ／コレクタ形成領域５０ａ、ソース／ドレイン形成領
域６２ａへのボロンＢ注入工程（図６参照）終了後、マ
スク用酸化膜４４を取り除くよう構成することもでき
る。
工程において形成したマスク用酸化膜４４を、最後まで
取り除かなかったが（図１参照）、ＰＭＯＳ型トランジ
スタ形成領域４８ａにボロンＢをイオン注入するチャネ
ルイオン注入工程（図４参照）終了後、または、エミッ
タ／コレクタ形成領域５０ａ、ソース／ドレイン形成領
域６２ａへのボロンＢ注入工程（図６参照）終了後、マ
スク用酸化膜４４を取り除くよう構成することもでき
る。
【００４５】
【発明の効果】請求項１の半導体装置および請求項３の
半導体装置の製造方法は、絶縁膜の有無が半導体装置の
機能に影響を与えることのない領域であって、不純物の
導入を禁止すべき領域である不純物導入禁止領域の上面
に、不純物導入阻止用の絶縁膜を形成することを特徴と
する。
半導体装置の製造方法は、絶縁膜の有無が半導体装置の
機能に影響を与えることのない領域であって、不純物の
導入を禁止すべき領域である不純物導入禁止領域の上面
に、不純物導入阻止用の絶縁膜を形成することを特徴と
する。
【００４６】したがって、絶縁膜必要領域に絶縁膜を形
成する際、同時に、不純物導入禁止領域の上面に不純物
導入阻止用の絶縁膜を形成することができる。また、不
純物導入阻止用の絶縁膜により、半導体装置の機能が阻
害されることはない。このため、不純物導入必要領域に
不純物を導入する際、不純物導入阻止用の絶縁膜をマス
クの一部または全部として使用することができる。すな
わち、専用のマスキング工程を設けることなく、不純物
の導入を行なうことができる。
成する際、同時に、不純物導入禁止領域の上面に不純物
導入阻止用の絶縁膜を形成することができる。また、不
純物導入阻止用の絶縁膜により、半導体装置の機能が阻
害されることはない。このため、不純物導入必要領域に
不純物を導入する際、不純物導入阻止用の絶縁膜をマス
クの一部または全部として使用することができる。すな
わち、専用のマスキング工程を設けることなく、不純物
の導入を行なうことができる。
【００４７】請求項２の半導体装置および請求項４の半
導体装置の製造方法は、さらに、半導体装置が、ＰＮＰ
型トランジスタを含むバイポーラ型トランジスタ部と、
ＰＭＯＳ型トランジスタを含むＣＭＯＳ型トランジスタ
部との２種類のトランジスタ部を備えたバイＣＭＯＳ型
ＩＣであり、絶縁膜および不純物導入阻止用の絶縁膜が
フィールド酸化膜であり、絶縁膜必要領域が素子分離領
域であり、不純物がＰ型不純物であり、不純物導入必要
領域がＰＭＯＳ型トランジスタの素子形成領域であり、
不純物導入禁止領域が、ＰＮＰ型トランジスタのエミッ
タ形成領域とコレクタ形成領域との間の活性ベース形成
領域であることを特徴とする。
導体装置の製造方法は、さらに、半導体装置が、ＰＮＰ
型トランジスタを含むバイポーラ型トランジスタ部と、
ＰＭＯＳ型トランジスタを含むＣＭＯＳ型トランジスタ
部との２種類のトランジスタ部を備えたバイＣＭＯＳ型
ＩＣであり、絶縁膜および不純物導入阻止用の絶縁膜が
フィールド酸化膜であり、絶縁膜必要領域が素子分離領
域であり、不純物がＰ型不純物であり、不純物導入必要
領域がＰＭＯＳ型トランジスタの素子形成領域であり、
不純物導入禁止領域が、ＰＮＰ型トランジスタのエミッ
タ形成領域とコレクタ形成領域との間の活性ベース形成
領域であることを特徴とする。
【００４８】したがって、素子分離領域にフィールド酸
化膜を形成する際、同時に、ＰＮＰ型トランジスタのエ
ミッタ形成領域とコレクタ形成領域との間の活性ベース
形成領域の上面にフィールド酸化膜を形成することがで
きる。また、このフィールド酸化膜により、ＰＮＰ型ト
ランジスタの機能が阻害されることはない。
化膜を形成する際、同時に、ＰＮＰ型トランジスタのエ
ミッタ形成領域とコレクタ形成領域との間の活性ベース
形成領域の上面にフィールド酸化膜を形成することがで
きる。また、このフィールド酸化膜により、ＰＮＰ型ト
ランジスタの機能が阻害されることはない。
【００４９】このため、ＰＭＯＳ型トランジスタのしき
い値調整のため素子形成領域にチャネルイオンとしてＰ
型不純物を注入する際、このフィールド酸化膜をマスク
の一部または全部として使用することができる。すなわ
ち、専用のマスキング工程を設けることなく、チャネル
イオンを注入することができる。
い値調整のため素子形成領域にチャネルイオンとしてＰ
型不純物を注入する際、このフィールド酸化膜をマスク
の一部または全部として使用することができる。すなわ
ち、専用のマスキング工程を設けることなく、チャネル
イオンを注入することができる。
【００５０】また、ＰＮＰ型トランジスタのエミッタ部
およびコレクタ部を形成するためエミッタ形成領域およ
びコレクタ形成領域にＰ型不純物を注入する際、このフ
ィールド酸化膜をマスクの一部として使用することがで
きる。そのため、不純物導入禁止領域とエミッタ形成領
域およびコレクタ形成領域との位置合わせは、セルフア
ラインとなる。すなわち、不純物導入禁止領域とエミッ
タ形成領域およびコレクタ形成領域との位置ずれは生じ
得ないため、ＰＮＰ型トランジスタに関して、高い信頼
性を得ることができる。
およびコレクタ部を形成するためエミッタ形成領域およ
びコレクタ形成領域にＰ型不純物を注入する際、このフ
ィールド酸化膜をマスクの一部として使用することがで
きる。そのため、不純物導入禁止領域とエミッタ形成領
域およびコレクタ形成領域との位置合わせは、セルフア
ラインとなる。すなわち、不純物導入禁止領域とエミッ
タ形成領域およびコレクタ形成領域との位置ずれは生じ
得ないため、ＰＮＰ型トランジスタに関して、高い信頼
性を得ることができる。
【図１】この発明の一実施例によるバイＣＭＯＳ型ＩＣ
の断面構造の一部を示す図面である。
の断面構造の一部を示す図面である。
【図２】この発明の一実施例によるバイＣＭＯＳ型ＩＣ
の製造工程の一部を示す図面である。
の製造工程の一部を示す図面である。
【図３】この発明の一実施例によるバイＣＭＯＳ型ＩＣ
の製造工程の一部を示す図面である。
の製造工程の一部を示す図面である。
【図４】この発明の一実施例によるバイＣＭＯＳ型ＩＣ
の製造工程の一部を示す図面である。
の製造工程の一部を示す図面である。
【図５】この発明の一実施例によるバイＣＭＯＳ型ＩＣ
の製造工程の一部を示す図面である。
の製造工程の一部を示す図面である。
【図６】この発明の一実施例によるバイＣＭＯＳ型ＩＣ
の製造工程の一部を示す図面である。
の製造工程の一部を示す図面である。
【図７】この発明の一実施例によるバイＣＭＯＳ型ＩＣ
の製造工程の一部を示す図面である。
の製造工程の一部を示す図面である。
【図８】従来のバイＣＭＯＳ型ＩＣの断面構造の一部を
示す図面である。
示す図面である。
【図９】従来のバイＣＭＯＳ型ＩＣの製造工程の一部を
示す図面である。
示す図面である。
４２・・・・・・素子分離用フィールド酸化膜 ４４・・・・・・マスク用酸化膜 ４６ａ・・・・・ＰＮＰ型トランジスタ形成領域 ４８ａ・・・・・ＰＭＯＳ型トランジスタ形成領域 ５０ａ・・・・・エミッタ／コレクタ形成領域 ５２ａ・・・・・活性ベース形成領域 Ｂ・・・・・・・ボロン
Claims (4)
- 【請求項１】半導体基板上において絶縁膜の存在を必要
とする絶縁膜必要領域と、不純物の導入を必要とする不
純物導入必要領域とを有する半導体装置において、 絶縁膜必要領域でもなく不純物導入必要領域でもない領
域であって、絶縁膜の有無が半導体装置の機能に影響を
与えることのない領域であって、不純物の導入を禁止す
べき領域である不純物導入禁止領域の上面に形成された
不純物導入阻止用の絶縁膜を備えたこと、 を特徴とする半導体装置。 - 【請求項２】請求項１の半導体装置において、 半導体装置が、ＰＮＰ型トランジスタを含むバイポーラ
型トランジスタ部と、ＰＭＯＳ型トランジスタを含むＣ
ＭＯＳ型トランジスタ部との２種類のトランジスタ部を
備えたバイＣＭＯＳ型ＩＣであり、 絶縁膜および不純物導入阻止用の絶縁膜がフィールド酸
化膜であり、絶縁膜必要領域が素子分離領域であり、 不純物がＰ型不純物であり、不純物導入必要領域がＰＭ
ＯＳ型トランジスタの素子形成領域であり、 不純物導入禁止領域が、ＰＮＰ型トランジスタのエミッ
タ形成領域とコレクタ形成領域との間の活性ベース形成
領域であること、 を特徴とする半導体装置。 - 【請求項３】半導体基板上において絶縁膜の存在を必要
とする絶縁膜必要領域に絶縁膜を形成する絶縁膜形成ス
テップと、 絶縁膜形成ステップより後のステップであって、半導体
基板上において不純物の導入を必要とする不純物導入必
要領域に不純物を導入する不純物導入ステップとを備え
た半導体装置の製造方法において、 絶縁膜必要領域でもなく不純物導入必要領域でもない領
域であって、絶縁膜の有無が半導体装置の機能に影響を
与えることのない領域であって、不純物の導入を禁止す
べき領域である不純物導入禁止領域の上面に、絶縁膜形
成ステップにおいて、同時に不純物導入阻止用の絶縁膜
を形成し、 絶縁膜形成ステップにおいて形成された不純物導入阻止
用の絶縁膜をマスクの一部または全部として、不純物導
入ステップを実施するよう構成したこと、 を特徴とする半導体装置の製造方法。 - 【請求項４】請求項３の半導体装置の製造方法におい
て、 半導体装置が、ＰＮＰ型トランジスタを含むバイポーラ
型トランジスタ部と、ＰＭＯＳ型トランジスタを含むＣ
ＭＯＳ型トランジスタ部との２種類のトランジスタ部を
備えたバイＣＭＯＳ型ＩＣであり、 絶縁膜および不純物導入阻止用の絶縁膜がフィールド酸
化膜であり、絶縁膜必要領域が素子分離領域であり、絶
縁膜形成ステップがフィールド酸化膜形成ステップであ
り、 不純物がＰ型不純物であり、不純物導入必要領域がＰＭ
ＯＳ型トランジスタの素子形成領域であり、不純物導入
ステップがＰ型不純物導入ステップであり、 不純物導入禁止領域が、ＰＮＰ型トランジスタのエミッ
タ形成領域とコレクタ形成領域との間の活性ベース形成
領域であること、 を特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10099395A JP3400181B2 (ja) | 1995-04-25 | 1995-04-25 | 半導体装置およびその製造方法 |
| US08/638,895 US6054741A (en) | 1995-04-25 | 1996-04-24 | Substrate and isulation/masking structure for a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10099395A JP3400181B2 (ja) | 1995-04-25 | 1995-04-25 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08293558A true JPH08293558A (ja) | 1996-11-05 |
| JP3400181B2 JP3400181B2 (ja) | 2003-04-28 |
Family
ID=14288841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10099395A Expired - Fee Related JP3400181B2 (ja) | 1995-04-25 | 1995-04-25 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6054741A (ja) |
| JP (1) | JP3400181B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10199993A (ja) * | 1997-01-07 | 1998-07-31 | Mitsubishi Electric Corp | 半導体回路装置及びその製造方法、半導体回路装置製造用マスク装置 |
| US6284581B1 (en) * | 1999-02-18 | 2001-09-04 | Chartered Semiconductor Manufacturing Ltd. | Integration of bipolar and CMOS devices for sub-0.1 micrometer transistors |
| US7304354B2 (en) * | 2004-02-17 | 2007-12-04 | Silicon Space Technology Corp. | Buried guard ring and radiation hardened isolation structures and fabrication methods |
| DE102008062693B4 (de) * | 2008-12-17 | 2017-02-09 | Texas Instruments Deutschland Gmbh | Halbleiterbauelement und Verfahren zu dessen Herstellung |
| US10038058B2 (en) | 2016-05-07 | 2018-07-31 | Silicon Space Technology Corporation | FinFET device structure and method for forming same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4949154A (en) * | 1983-02-23 | 1990-08-14 | Texas Instruments, Incorporated | Thin dielectrics over polysilicon |
| US4939099A (en) * | 1988-06-21 | 1990-07-03 | Texas Instruments Incorporated | Process for fabricating isolated vertical bipolar and JFET transistors |
| US5119162A (en) * | 1989-02-10 | 1992-06-02 | Texas Instruments Incorporated | Integrated power DMOS circuit with protection diode |
| US5286986A (en) * | 1989-04-13 | 1994-02-15 | Kabushiki Kaisha Toshiba | Semiconductor device having CCD and its peripheral bipolar transistors |
| IT1235843B (it) * | 1989-06-14 | 1992-11-03 | Sgs Thomson Microelectronics | Dispositivo integrato contenente strutture di potenza formate con transistori ldmos complementari, strutture cmos e pnp verticali con aumentata capacita' di supportare un'alta tensione di alimentazione. |
| JPH0460984A (ja) * | 1990-06-25 | 1992-02-26 | Matsushita Electron Corp | 半導体記憶装置 |
| US5286991A (en) * | 1992-08-26 | 1994-02-15 | Pioneer Semiconductor Corporation | Capacitor for a BiCMOS device |
| JP3222593B2 (ja) * | 1992-12-28 | 2001-10-29 | キヤノン株式会社 | インクジェット記録ヘッドおよびインクジェット記録ヘッド用モノリシック集積回路 |
| US5452244A (en) * | 1994-08-10 | 1995-09-19 | Cirrus Logic, Inc. | Electronic memory and methods for making and using the same |
| US5481126A (en) * | 1994-09-27 | 1996-01-02 | Purdue Research Foundation | Semiconductor-on-insulator electronic devices having trench isolated monocrystalline active regions |
-
1995
- 1995-04-25 JP JP10099395A patent/JP3400181B2/ja not_active Expired - Fee Related
-
1996
- 1996-04-24 US US08/638,895 patent/US6054741A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3400181B2 (ja) | 2003-04-28 |
| US6054741A (en) | 2000-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978345B2 (ja) | 半導体装置の製造方法 | |
| JP3253667B2 (ja) | 半導体装置の製造方法 | |
| US5326710A (en) | Process for fabricating lateral PNP transistor structure and BICMOS IC | |
| US5047358A (en) | Process for forming high and low voltage CMOS transistors on a single integrated circuit chip | |
| US5171699A (en) | Vertical DMOS transistor structure built in an N-well CMOS-based BiCMOS process and method of fabrication | |
| KR0133540B1 (ko) | 섈로우 npn 에미터 및 mosfet 소오스/드레인을 형성하기 위한 bicmos 방법 | |
| JPH0366133A (ja) | ベース接点が垂直な浅いトレンチ型バイポーラ・トランジスタを有するＢｉＣＭＯＳ集積回路 | |
| US5663080A (en) | Process for manufacturing MOS-type integrated circuits | |
| KR100196483B1 (ko) | 고 성능 bicmos 회로를 제조하는 방법 | |
| US5348896A (en) | Method for fabricating a BiCMOS device | |
| EP0488154B1 (en) | Contact for semiconductor device and method of manufacturing the same | |
| JP3400181B2 (ja) | 半導体装置およびその製造方法 | |
| US6011283A (en) | Pillar emitter for BiCMOS devices | |
| KR100203306B1 (ko) | 반도체 소자의 제조방법 | |
| US5158900A (en) | Method of separately fabricating a base/emitter structure of a BiCMOS device | |
| KR930005508B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6858486B2 (en) | Vertical bipolar transistor formed using CMOS processes | |
| US5668027A (en) | Method of manufacturing a MOS transistor semiconductor device | |
| US5484742A (en) | Process for preparing a semiconductor device with a narrow-channel MOS transistor | |
| JPH09172062A (ja) | 半導体装置及びその製造方法 | |
| JP2718257B2 (ja) | 集積回路における埋込み層容量の減少 | |
| US6033232A (en) | Process of fabricating photodiode integrated with MOS device | |
| JPH07321212A (ja) | チャネルストップ拡散層の形成方法 | |
| JP2575876B2 (ja) | 半導体装置 | |
| US5691224A (en) | Method of making BiCMOS circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120221 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120221 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130221 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |