KR960013298B1 - 상이한 크기의 마이크로스트립 전송 선로 구조물 - Google Patents

상이한 크기의 마이크로스트립 전송 선로 구조물 Download PDF

Info

Publication number
KR960013298B1
KR960013298B1 KR1019920013784A KR920013784A KR960013298B1 KR 960013298 B1 KR960013298 B1 KR 960013298B1 KR 1019920013784 A KR1019920013784 A KR 1019920013784A KR 920013784 A KR920013784 A KR 920013784A KR 960013298 B1 KR960013298 B1 KR 960013298B1
Authority
KR
South Korea
Prior art keywords
strip cross
microstrip
transmission line
section
microstrip transmission
Prior art date
Application number
KR1019920013784A
Other languages
English (en)
Other versions
KR930003262A (ko
Inventor
엘. 한즈 커티스
제이. 걸릭크 존
엘. 버가 캐스린
포델 알렌
Original Assignee
휴우즈 에어크라프트 캄파니
완다 케이. 덴슨-로우
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴우즈 에어크라프트 캄파니, 완다 케이. 덴슨-로우 filed Critical 휴우즈 에어크라프트 캄파니
Publication of KR930003262A publication Critical patent/KR930003262A/ko
Application granted granted Critical
Publication of KR960013298B1 publication Critical patent/KR960013298B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Waveguides (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguide Connection Structure (AREA)

Abstract

내용 없음.

Description

상이한 크기의 마이크로스트립 전송 선로 구조물
제1도는 본 발명에 따른 마이크로스트립 전송 선로 구조물을 구현하는 단일 다층 회로 구조물의 일부를 도시한 평면도.
제2도는 제1도의 마이크로스트립 전송 선로 구조물의 단층식 기부 평면을 도시한 단면도.
제3도는 제1도의 마이크로스트립 선로용의 단층식 기부 평면 구조물을 도시한 단면도.
제4도는 본 발명의 마이크로스트립 전송 선로에 사용될 수 있는 만곡 마이크로스트립 단면을 도시한 평면도.
제5도는 본 발명의 마이크로스트립 전송 선로에 사용될 수 있는 벤드를 갖는 마이크로스트립 단면을 도시한 평면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 마이크로스트립 선로 14,16,114 : 도전성 비아
15,17 : 본딩 패드 211 : 만곡 스트립 단면
213 : 저부 기부 평면
본 발명은 하이브리드 다층 회로 구조물에 관한 것으로, 더욱 상세히 말하면 하이브리드 다층 회로 구조물 상에 배치되고 거의 일정한 임피던스를 갖고 있는 상이한 크기의 접속식 마이크로스트립 전송 선로에 관한 것이다.
하이브리드 마이크로회로로서 공지되어 있는 하이브리드 다층 회로 구조물은 회로 디바이스(예를 들어, 집적 회로)의 상호 접속 및 패키징을 구현하고, 도체 트레이스가 사이에 배치되어 있는 다수의 일체로 용융된 절연층(예를 들어, 세라믹층)으로 형성된 단일 다층 회로 구조물을 포함한다. 일반적으로 회로 디바이스는 다른 절연층에 의해 피복되지 않도록, 또는 캐비티를 회로 디바이스에 제공하기 위해 다이 컷아웃이 위에 형성되어 있는 절연층 상에 피복되지 않도록 상부 절연층 상에 장착된다. 캐패시터 및 저항과 같은 수동소자는 회로 디바이스를 지지하는 동일층 상에 예를 들어, 후막 프로세스에 의해 형성될 수 있고, 또는 이들은 절연층들 사이에 예를 들어, 후막 프로세스에 의해 형성될 수 있다. 상이한 층 상의 도체 및 소자의 전기적 상호 접속은 절연층 내에 적절히 배치되어 형성된 비아 또는 홀로 달성되고, 도전성 비아 충전 물질로 채워지므로, 도전성 물질은 비아 상부 또는 하부로 연장하는 층들 사이의 선정된 도전성 트레이스와 접촉한다.
하이브리드 다층 회로 구조물은 RF 응용에 사용되고 있는데, 하이브리드로 장착된 마이크로파 집적 회로(MIC) 및/또는 모놀리식 마이크로파 집적 회로(MMIC)는 다층 구조물상에 형성된 마이크로스트립 전송 구조물에 의해, 예를 들면 스크린 프린팅 또는 금속 피착에 의해 상호 접속된다.
하이브리드 다층 회로 구조물 내에 마이크로스트립 전송 구조물을 제공하는 데에는 상이한 폭의 마이크로스트립 선로들 간의 전이시에 신호 반사를 감소시켜야 하는 것이 고려되는데, 여기에서 가변 폭이 손실 감소, 레이아웃 요구 조건 및 프로세싱 요구 조건과 같은 문제점을 해결하는데 이용되고 있다.
그러므로, 본 발명의 장점은 상이한 크기의 전송 구조물들 사이에 저반사 전이를 제공하는데 있다.
본 발명의 상술한 장점 및 다른 장점은 임피던스 변화에 따른 반사가 무시될 정도로 되어 전체 신호 반사가 감소되도록 선로 전장을 따라 거의 일정한 특성 임피던스를 갖고 있는 전송 선로 구조물을 제공하는 것에 의해 이루어진다. 본 발명에 따른 마이크로스트립 전송 선로의 예시적인 실시예는 단일 다층 회로 구조물의 상부층 상에 마이크로스트립 선로를 형성하는 상이한 폭을 갖고 있는 직렬 접속된 마이크로스트립의 스트립 단면, 거의 일정한 임피던스를 마이크로스트립 선로의 전장을 따라 제공하기 위해 관련 스트립 단면과 유전적으로 각각 격설되어 있는 다층 회로 구조물의 절연층들 사이에 형성된 각각의 상기 스트립 단면용의 각각의 기부(ground)평면, 및 각각의 기부 평면을 전기적으로 접속시키기 위한 다수의 도전성 비아를 포함한다.
본 발명의 장점 및 특징에 대해 첨부된 도면을 참조하여 상세하게 설명하겠다.
다음의 상세한 설명 및 도면에 있어서 동일한 소자는 동일한 참조 번호를 붙인다.
본 발명에 따른 마이크로스트립 전송 선로는 단일 구조물의 외부에 장착된 MIC 및/또는 MMIC와 같은 여러 회로 디바이스들을 상호 접속시키는데 사용되는 단일 다층 회로 구조물에 의해 구현된다. 단일 다층 회로 구조물은 다수의 절연층(예를 들어, 세라믹을 포함함)과, 충돌 사이 및 상부층(예를 들어, 마이크로스트립 선로를 포함함) 상에 배치된 도전성 트레이스로 형성되고, 소정의 매입 소자(예를 들어, 절연층의 상부에 형성되고 상부 절연층에 의해 피복된 소자)가 함께 있는 층내에 형성된 도전성 비아는 일체로 용융된 단일 다층 구조물을 형성하도록 처리된다. 단일화 제조과정 이후에, 적절한 메탈라이제이션이 단일 구조물의 외부에 가해지고 회로 디바이스가 장착되어 전기적으로 접속된다.
제1도 및 제2도를 참조하면, 전송 선로 구조물이 구현되는 다층 회로 구조물의 상부층 상에 배치된 단층 마이크로스트립 선로(11)을 포함하는 마이크로스트립 전송 선로 구조물의 평면도 및 단면도가 도시되어 있다. 마이크로스트립 선로(11)은 각각 고정된 폭의 일련의 상호 접속 스트립 단면을 포함한다. 고정된 폭의 스트립 단면 각각은, 예를 들어 선형 스트립 단면, 만곡 스트립 단면 또는 벤드를 갖는 단면일 수 있다.
설명을 용이하게 하기 위해서, 상이한 고정된 폭(W1,W2,W3,W4)의 선형 스트립 단면[11(1),11(2),11(3),11(4)]를 갖는 단층 마이크로스트립 선로에 대한 특정 실시예가 논의될 수 있다. 선형 스트립 단면의 폭은 우측에서 좌측으로 갈수록 증가되고, 예로서 최협소 스트립 단면[11(1)]은 이와 동일한 폭을 갖는 칩 본딩 패드(15)에 접속된다. 또한, 예를 들어, 칩 본딩 패드(15)와 함께 칩 본딩 패드(17)도 MMIC와의 접속에 사용될 수 있다.
더욱이, 마이크로스트립 전송 선로 구조물이 상이한 절연층들 사이에 형성되고 마이크로스트립 선로의 상이한 세그먼트들에 각각 결합된 매입 기부 평면 메탈라이제이션층[13(1),13(2),13(3),13(4)]을 포함하는데, 스트립 단면 폭이 크게됨에 따라 기부 평면 간격은 더 크게 된다. 각 기부 평면은 관련 스트립 단면에 대해서 고정된 간격으로 배치되며, 스트립 단면과 이 단면의 바로 하부에 있는 관련 기부 평면 부분과의 사이에 기부 평면 또는 도전성 소자가 삽입되지 못한다. 스트립 단면의 폭 및 관련 기부 평면의 간격이 모든 스트립 단면들에 동일한 특성 임피던스를 제공하도록 선택되어, 사실상 선로의 전장을 따라 일정한 임피던스를 제공한다. 본딩 패드(15)가 스트립 단면[11(1)]의 연장부에 있게 될 정도까지 관련 기부 평면[13(1)]은 본딩 패드(15)의 하부에서 연장되어야 한다.
본딩 패드(15,17)에 잡착된 MMIC를 설명하기 위한 예에서, MMIC의 성능에 대한 악영향을 최소화시키기 위해서 매입 기부 평면은 본딩 패드로 둘러싸인 영역의 하부 영역까지 연장되지 않는다.
기부 평면 간격이 다층 회로 구조물의 층들 각각의 두께의 정수배이어야 하기 때문에, 특정 선로의 폭은 기부 평면 간격에 좌우된다. 다층 회로 구조물을 구현하는데 있어서, 특정 스트립 단면 폭의 초기 근사화가 특정 기부 평면 위치를 결정하는데 사용되고, 다음에 특정 유전 상수가 주어지면, 사용될 필요가 있는 특정선로 폭을 정한다.
기부 평면은 단층으로 이루어져 있어서 각 기부 평면은 상부 기부 평면 아래에서 마이크로스트립 선로의 한 단부까지 연장되고, 최하층 기부 평면은 마이크로스트립 전송 선로 전체 전장을 따라 연장한다. 매입 기부 평면들은 도전성 비아(14)를 통해 전기적으로 상호 접속되고, 상호 접속된 매입 기부 평면 구조물은 도전성 비아(16)의 열에 의해 마이크로스트립 전송 선로가 구현되는데 사용된 다층 회로 구조물의 하부면에 형성된 저부의 기부 평면(213)에 전기적으로 접속된다. 각 열은 축 정렬된 비아, 또는 도체 트레이스 또는 캐치 패드와 상호 접속된 엇갈린 비아를 포함하는데, 이에 관한 예는 본 발명의 참고 자료로서 사용된 미합중국 특허 제4,899,118호에 기재되어 있다. 단일 다층 회로 구조물의 전기, 열 또는 기계적 완전성에 영향을 끼치는 요인에 따라 변하는 축 정렬된 비아 또는 엇갈린 비아가 사용된다. 대량의 도전성 비아는 비아의 유도 효과를 감소시키기 위해서 사용되어 병렬로 정렬된다.
단층 마이크로스트립 전송 선로 구조물의 최하층 기부 평면이 매입 기부 평면으로서 도시되었지만, 이러한 최하층 기부 평면은 최대 스트립 단면 폭의 너비 및 다층 회로 구조물에 사용된 층의 수와 같은 요인에 따라, 다층 회로 구조물의 저부의 기부 평면을 포함할 수 있다.
제3도를 참조하면, 본 발명의 구성에 따른 마이크로스트립 전송 선로 구조물의 또 다른 실시예가 도시되어 있는데, 특히 기부 평면[113(1),113(2),…,113(4)]가 인접한 위에 있는 매입 기부 평면의 하부에서 약간만 연장되는 것으로 도시되어 있다. 매입 기부 평면들은 서로 전기적으로 접속되고 1개 이상의 절연층을 연장시키는 접속부에 대해서 열로 정렬될 수 있는 도전성 비아(114)에 의해 저부의 기부 평면(213)과 전기적으로 접속된다. 제2도의 구조물에 대해서 설명한 바와 같이, 도전성 비아들의 각 열은 도체 트레이스 또는 캐치 패드와 상호 접속되는 축 정렬된 비아 또는 엇갈린 비아를 포함할 수 있다. 비아의 유도 효과를 감소시키기 위해서 대량의 도전성 비아가 사용되어 병렬로 정렬된다. 제2도의 구조물에서와 같이, 제3도의 구조물은 최대 스트립 단면적에 대한 최하층의 기부 평면으로서 저부의 기부 평면을 포함할 수 있다.
제2도의 기부 평면 구조물을 사용하는데 있어서 기부 평면들 사이에서의 양호한 연속성 및 인덕턴스의 감소를 고려해야 하고, 제3도의 기부 평면 구조물을 사용하는데 있어서 사용된 단일 다층 회로 구조물의 층들 사이에 양호한 부착력을 제공하는 층들 사이의 금속을 감소시키는 것을 고려해야 한다.
인접한 층들 사이에 있는 매입 기부 평면을 개략적으로 도시하기 위해서, 예시적인 예를 기초로 살펴보면, 인접한 스트립 단면들 사이의 폭의 변화는 한 절연층의 두께에 대응하는 간격의 변화를 필요로 한다. 그러나, 실제 간격은 층 두께의 정수배인 이용가능한 기부 평면 깊이에 의해 정해진 개별 값으로 한정된 각 스트립 단면의 폭에 좌우된다. 더욱이, 특정 요건에 따라, 스트립 단면의 폭은 마이크로스트립 전송 선로의 전장을 따라 소정 방향으로 모두 증가 또는 감소될 필요가 없다. 또한, 스트립 단면 폭의 전이는 단계적일 필요가 없고 폭의 개별적인 변화는 비교적 클 수 있다.
제4도 및 제5도를 참조하면, 일정한 폭을 갖는 일정 폭 만곡 스트립 단면(211) 및 벤드를 갖는 일정 폭스트립 단면(311)의 예들이 도시되어 있고, 이들은 본 발명에 따른 마이크로스트립 전송 선로 구조물에 사용될 수 있다.
관련 스트립 단면 선로의 중심선에 대해 수평으로 측정된 기부 평면의 폭은 특정 응용 및 가능한 설계 요건에 좌우된다. 예를 들면, 관련 스트립 단면 폭의 약 3 내지 5배인 기부 평면 폭은 한정된 기부 평면 효과를 방지하기 위한 대부분의 경우에 사용된다. 한정된 기부 평면 효과가 방지되지 않으면, 이들은 적절히 보상될 수 있다. 곡선 단면 또는 만곡부를 갖는 단면에 대한 기부 평면의 바람직한 폭은 스트립 단면의 전장의 모든 부분에서 만족된다.
본 발명의 전송 선로 구조물에 따르면, 실질적으로 일정한 임피던스 경로가 상이한 폭을 갖는 접속된 스트립 단면들 사이에 제공되고, 이들은 제1도에 도시된 협소 칩 본딩 패드(15)와 선정된 폭을 갖는 마이크로스트립 선로의 접속부와 같이, 마이크로스트립 선로 폭의 변화를 필요로 하는 응용에 유리하게 이용될 수 있다.
본 발명에 따른 마이크로스트립 전송 선로 구조물은 예를 들어, 저온 공 소성 처리에 의해 만들어지는데, 이에 관한 것은 저온 공 소성 다층 세라믹 기술의 개발(Development of a Low Temperature Co-fired Multilayer Ceramic Technology)[윌리엄 에이. 비트리올(William A. Vitriol)등 저, 1983년 아이 에스 에이취 엠 프로시딩스(ISHM Proceedings)]의 593 내지 598페이지, 저온 공 소성 세라믹 구조물 내부에 사용된 저항의 처리 및 신뢰성(Processing and Reliability of Resistors Incorporated Within Low Temperature Co-fired Ceramic Structures)[라모나 지. 폰드(Ramona G. Pond) 등 저, 1986년 아이 에스 에이취 엠 프로시딩스(ISHM Proceedings)]의 461 내지 472페이지, 및 공 소성 저항을 갖는 저온공 소성 가능 세라믹(Low Temperature Co-fireable Ceramics with Co-fired Resistors)[에이취. 티. 소힐(H. T. Sawhill) 등 저, 1986년 아이 에스 에이취 엠 프로시딩스(ISHM Proceedings)]의 268 내지 271페이지에 기재되어 있다.
저온 공 소성 처리에 따르면, 비아는 바람직한 다층 회로의 바람직한 비아 구성에 의해 정해진 위치에서 다수의 그린 박막 테이프층 내에 형성된다. 비아는 예를 들면, 스크린 프린팅에 의해 적절한 충전 물질로 충전된다. 매입 기부 평면을 포함하는 도전성 트레이스에 대한 도체 매탈라이제이션은 예를 들어, 스크린 프린팅에 의해 개별 테이프층 상에 피착된 다음에, 수동 회로 소자를 형성하기 위한 물질이 테이프층 상에 피착된다. 테이프층은 적층되어, 그린 세리믹 테이프 내에 함유된 유기 물질을 제거하고 고체 세라믹 기판을 형성하는 선정된 시간 동안 1,200℃ 이하의 온도(전형적으로 850℃)에서 소성된다. 상이한 폭의 마이크로스트립 단면들을 포함하는 외부 메탈라이제이션, 하부 기부 평면 메탈라이제이션 및 소정의 측벽 메탈라이제이션은 공지된 기술에 의해 가해질 수 있다.
본 발명의 특정 실시예에 대하여 설명하였지만, 본 분야에 숙련된 기술자라면 청구 범위 내에서 본 발명의 범위 및 정신을 벗어나지 않고서 여러 가지로 변경 및 변형할 수 있다.

Claims (7)

  1. 다수의 절연층을 갖는 단일 다층 회로 구조물내에 형성된 마이크로스트립 전송 선로 구조물에 있어서, 상기 마이크로스트립 전송 선로 구조물이 단일 다층 회로 구조물의 외부층 상에 피착된 상이한 폭을 갖고 있고 마이크로스트립 선로를 형성하는 직렬 접속된 마이크로스트립 단면들, 거의 일정한 임피던스를 마이크로스트립 선로의 전장을 따라 제공하기 위해, 절연층들 사이에 형성되고 이에 관련된 스트립 단면과 각각 격설되어 있는 각각의 상기 스트립 단면용의 각각의 기부 평면들 및 상기 각각의 기부 평면을 전기적으로 상호 접속시키기 위한 다수의 도전성 비아들을 포함하는 것을 특징으로 하는 마이크로스트립 전송 선로 구조물.
  2. 제1항에 있어서, 각각의 상기 기부 평면이, 제공되는 경우 상부 기부 평면 아래에서 연장하는 것을 특징으로 하는 마이크로스트립 전송 선로 구조물.
  3. 제1항에 있어서, 상기 스트립 단면들중 한개 이상이 만곡 스트립 단면을 포함하는 것을 특징으로 하는 마이크로스트립 전송 선로 구조물.
  4. 제1항에 있어서, 상기 스트립 단면들중 한개 이상이 벤드를 갖는 스트립 단면을 포함하는 것을 특징으로 하는 마이크로스트립 전송 선로 구조물.
  5. 다수의 절연층을 갖는 단일 다층 회로 구조물내에 형성된 마이크로스트립 전송 선로 구조물에 있어서, 상기 마이크로스트립 전송 선로 구조물이 단일 다층 회로 구조물의 외부층 상에 피착된 상이한 폭을 갖고 있고 마이크로스트립 선로를 형성하는 직렬 접속된 마이크로스트립의 스트립 단면들, 최하층 기부 평면은 단일 다층 회로 구조물의 저부에 형성되고, 다른 기부 평면은 절연층들 사이에 형성되며, 마이크로스트립 선로의 전장을 따라 거의 일정한 임피던스를 제공하기 위해 관련된 스트립 단면으로부터 각각 격설된 각각의 상기 스트립 단면용의 각각의 기부 평면들 및 상기 각각의 기부 평면을 전기적으로 상호 접속시키기 위한 다수의 도전성 비아들을 포함하는 것을 특징으로 하는 마이크로스트립 전송 선로 구조물.
  6. 제5항에 있어서, 상기 스트립 단면들중 한개 이상이 만곡 스트립 단면을 포함하는 것을 특징으로 하는 마이크로스트립 전송 선로 구조물.
  7. 제5항에 있어서, 상기 스트립 단면들중 한개 이상이 벤드를 갖는 스트립 단면을 포함하는 것을 특징으로 하는 마이크로스트립 전송 선로 구조물.
KR1019920013784A 1991-07-31 1992-07-31 상이한 크기의 마이크로스트립 전송 선로 구조물 KR960013298B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/739,009 US5184095A (en) 1991-07-31 1991-07-31 Constant impedance transition between transmission structures of different dimensions
US739,009 1991-07-31
US739.009 1991-07-31

Publications (2)

Publication Number Publication Date
KR930003262A KR930003262A (ko) 1993-02-24
KR960013298B1 true KR960013298B1 (ko) 1996-10-02

Family

ID=24970430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920013784A KR960013298B1 (ko) 1991-07-31 1992-07-31 상이한 크기의 마이크로스트립 전송 선로 구조물

Country Status (9)

Country Link
US (1) US5184095A (ko)
EP (1) EP0525810B1 (ko)
JP (1) JPH05235612A (ko)
KR (1) KR960013298B1 (ko)
AU (1) AU633774B1 (ko)
CA (1) CA2074975C (ko)
DE (1) DE69223871T2 (ko)
ES (1) ES2111022T3 (ko)
IL (1) IL102695A (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406235A (en) * 1990-12-26 1995-04-11 Tdk Corporation High frequency device
SE468575B (sv) * 1991-06-14 1993-02-08 Ericsson Telefon Ab L M Anordning med laminaera ledningsmoenster och valbara dielektrika
US5302923A (en) * 1992-07-16 1994-04-12 Hewlett-Packard Company Interconnection plate having high frequency transmission line through paths
US5311153A (en) * 1992-07-17 1994-05-10 Trw Inc. Integrated waveguide/stripline transition
US5309122A (en) * 1992-10-28 1994-05-03 Ball Corporation Multiple-layer microstrip assembly with inter-layer connections
JPH07288409A (ja) * 1994-04-20 1995-10-31 Nec Corp マイクロ波集積回路装置
JPH0878940A (ja) * 1994-09-01 1996-03-22 Hitachi Ltd マイクロストリップ伝送線路基板およびその製造方法とそれを用いた回路モジュール
EP1083779B1 (en) 1998-05-19 2007-01-24 Ibiden Co., Ltd. Printed circuit board and method of production thereof
SE514407C2 (sv) * 1999-06-17 2001-02-19 Ericsson Telefon Ab L M Elektrisk transmissionsanordning
SE514408C2 (sv) 1999-06-17 2001-02-19 Ericsson Telefon Ab L M Elektrisk transmissionsanordning
JP3781178B2 (ja) * 2001-03-30 2006-05-31 ユーディナデバイス株式会社 高周波半導体装置の多層配線構造
US6759921B1 (en) * 2001-08-17 2004-07-06 Lsi Logic Corporation Characteristic impedance equalizer and an integrated circuit package employing the same
US6700457B2 (en) * 2001-12-26 2004-03-02 Intel Corporation Impedance compensation for circuit board breakout region
TW594961B (en) * 2003-07-24 2004-06-21 Via Tech Inc Signal transmission structure
TW200623668A (en) * 2004-12-24 2006-07-01 Hon Hai Prec Ind Co Ltd The improved circuit of 1394b signal transfer line
TWI252065B (en) * 2005-01-12 2006-03-21 Via Tech Inc Printed circuit board for connection with an external connector
US7388451B2 (en) * 2005-08-15 2008-06-17 Northrop Grumman Corporation Thickness tapered substrate launch
US20090008139A1 (en) * 2007-07-03 2009-01-08 Sony Ericsson Mobile Communications Ab Multilayer pwb and a method for producing the multilayer pwb
JP4656212B2 (ja) * 2008-06-13 2011-03-23 ソニー株式会社 接続方法
US8289656B1 (en) 2008-11-19 2012-10-16 Western Digital Technologies, Inc. Disk drive comprising stacked and stepped traces for improved transmission line performance
US8462466B2 (en) * 2009-08-31 2013-06-11 Western Digital Technologies, Inc. Disk drive comprising impedance discontinuity compensation for interconnect transmission lines
US8400781B2 (en) * 2009-09-02 2013-03-19 Mosaid Technologies Incorporated Using interrupted through-silicon-vias in integrated circuits adapted for stacking
US8704718B2 (en) * 2009-09-15 2014-04-22 Honeywell International Inc. Waveguide to dipole radiator transition for rotating the polarization orthogonally
FR2953651B1 (fr) * 2009-12-07 2012-01-20 Eads Defence & Security Sys Dispositif de transition hyperfrequence entre une ligne a micro-ruban et un guide d'onde rectangulaire
US8547187B2 (en) * 2010-04-01 2013-10-01 Lawrence Livermore National Security, Llc. Printed circuit board impedance matching step for microwave (millimeter wave) devices
US8467151B1 (en) 2010-05-21 2013-06-18 Western Digital Technologies, Inc. Disk drive comprising an interconnect with transmission lines forming an approximated lattice network
US20140326495A1 (en) * 2011-08-25 2014-11-06 Amphenol Corporation High performance printed circuit board
KR101332044B1 (ko) * 2011-08-30 2013-11-22 삼성전기주식회사 임피던스 매칭 장치
TW201422073A (zh) * 2012-11-22 2014-06-01 Hon Hai Prec Ind Co Ltd 電路板
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references
TW201436662A (zh) * 2013-03-13 2014-09-16 Hon Hai Prec Ind Co Ltd 電路板
CN104053296A (zh) * 2013-03-14 2014-09-17 鸿富锦精密工业（深圳）有限公司 电路板
US8879212B1 (en) 2013-08-23 2014-11-04 Western Digital Technologies, Inc. Disk drive suspension assembly with flexure having dual conductive layers with staggered traces
US9059490B2 (en) 2013-10-08 2015-06-16 Blackberry Limited 60 GHz integrated circuit to printed circuit board transitions
US20150097634A1 (en) * 2013-10-08 2015-04-09 Blackberry Limited Millimeter-wave broadband transition of microstrip line on thin to thick substrates
WO2015076121A1 (ja) * 2013-11-20 2015-05-28 株式会社村田製作所 多層配線基板およびこれを備えるプローブカード
US9064525B2 (en) 2013-11-26 2015-06-23 Western Digital Technologies, Inc. Disk drive comprising laser transmission line optimized for heat assisted magnetic recording
US9867294B2 (en) * 2015-05-22 2018-01-09 Ciena Corporation Multi-width waveguides
CN106550531A (zh) * 2015-09-17 2017-03-29 鸿富锦精密工业(武汉)有限公司 电路板
DE102017203252A1 (de) * 2017-02-28 2018-08-30 Continental Teves Ag & Co. Ohg Mehrebenen-Schaltungsträger
JP6866789B2 (ja) * 2017-07-11 2021-04-28 富士通株式会社 電子デバイス、及び、電子デバイスの製造方法
JP7160191B2 (ja) * 2019-05-22 2022-10-25 日本電信電話株式会社 インピーダンス変換器
CN111328187B (zh) * 2020-03-11 2022-01-04 惠州Tcl移动通信有限公司 印刷电路板及移动终端
WO2021230289A1 (ja) * 2020-05-14 2021-11-18 住友電工デバイス・イノベーション株式会社 伝送部品および半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3634789A (en) * 1969-06-30 1972-01-11 Ibm Geometrically dependent distributed-section transmission line attenuator
SE426894B (sv) * 1981-06-30 1983-02-14 Ericsson Telefon Ab L M Impedansriktig koaxialovergang for mikrovagssignaler
JPS58121651A (ja) * 1982-01-13 1983-07-20 Nippon Telegr & Teleph Corp <Ntt> 集積回路用パツケ−ジ
JPH0812887B2 (ja) * 1985-04-13 1996-02-07 富士通株式会社 高速集積回路パツケ−ジ
EP0247794A3 (en) * 1986-05-29 1989-04-12 Btg International Limited Matching asymmetrical discontinuities in transmission lines
JPH0793392B2 (ja) * 1986-10-25 1995-10-09 新光電気工業株式会社 超高周波素子用パツケ−ジ
US4899118A (en) * 1988-12-27 1990-02-06 Hughes Aircraft Company Low temperature cofired ceramic packages for microwave and millimeter wave gallium arsenide integrated circuits
JPH0766949B2 (ja) * 1990-09-28 1995-07-19 富士通株式会社 Ｉｃパッケージ

Also Published As

Publication number Publication date
AU633774B1 (en) 1993-02-04
KR930003262A (ko) 1993-02-24
IL102695A (en) 1995-08-31
DE69223871D1 (de) 1998-02-12
EP0525810B1 (en) 1998-01-07
EP0525810A1 (en) 1993-02-03
CA2074975A1 (en) 1993-02-01
JPH05235612A (ja) 1993-09-10
US5184095A (en) 1993-02-02
DE69223871T2 (de) 1998-07-16
CA2074975C (en) 1996-03-26
ES2111022T3 (es) 1998-03-01
IL102695A0 (en) 1993-01-14

Similar Documents

Publication Publication Date Title
KR960013298B1 (ko) 상이한 크기의 마이크로스트립 전송 선로 구조물
KR940006510B1 (ko) 저온 소성 세라믹에 의한 스트립라인 차폐 구조물
US5132613A (en) Low inductance side mount decoupling test structure
US5408053A (en) Layered planar transmission lines
US5281151A (en) Semiconductor chip carrier, module having same chip carrier mounted therein, and electronic device incorporating same module
JP3732927B2 (ja) 多層配線基板
US5006673A (en) Fabrication of pad array carriers from a universal interconnect structure
US6184477B1 (en) Multi-layer circuit substrate having orthogonal grid ground and power planes
CA1246170A (en) Integrated circuit device having strip line structure therein
CA2056737C (en) Via resistors within multi-layer, 3-dimensional structure/substrates
EP0675539A2 (en) Ball grid package with integrated passive circuit elements
US5227583A (en) Ceramic package and method for making same
US20030151133A1 (en) RF transition for an area array package
US6054758A (en) Differential pair geometry for integrated circuit chip packages
SE514426C2 (sv) Anordning för chipmontering i kavitet i flerlagers mönsterkort
JPS58187B2 (ja) パツケ−ジ・モジユ−ル
US5610569A (en) Staggered horizontal inductor for use with multilayer substrate
US6153447A (en) LSI package and manufacturing method thereof
JP4278326B2 (ja) 空洞内における非対称型ストリップライン及びマイクロストリップ間の遷移
US5461196A (en) Low temperature co-fired ceramic (LTCC) high density interconnect package with circuitry within the cavity walls
US4675627A (en) High permeability rolled delay line of the coplanar type
JP3878795B2 (ja) 多層配線基板
US5527999A (en) Multilayer conductor for printed circuits
US7820490B2 (en) Method for LTCC circuitry
EP0562629A2 (en) Semiconductor device comprising a package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 16

EXPY Expiration of term