KR940006510B1 - 저온 소성 세라믹에 의한 스트립라인 차폐 구조물 - Google Patents

저온 소성 세라믹에 의한 스트립라인 차폐 구조물 Download PDF

Info

Publication number
KR940006510B1
KR940006510B1 KR1019920004927A KR920004927A KR940006510B1 KR 940006510 B1 KR940006510 B1 KR 940006510B1 KR 1019920004927 A KR1019920004927 A KR 1019920004927A KR 920004927 A KR920004927 A KR 920004927A KR 940006510 B1 KR940006510 B1 KR 940006510B1
Authority
KR
South Korea
Prior art keywords
ground plate
stripline
conductive
buried ground
metallization layer
Prior art date
Application number
KR1019920004927A
Other languages
English (en)
Other versions
KR920019001A (ko
Inventor
비르가 카틀린
소다 크래그
엔. 오웬스 조셉
Original Assignee
휴우즈 에어크라프트 캄파니
완다 케이. 덴슨-로우
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴우즈 에어크라프트 캄파니, 완다 케이. 덴슨-로우 filed Critical 휴우즈 에어크라프트 캄파니
Publication of KR920019001A publication Critical patent/KR920019001A/ko
Application granted granted Critical
Publication of KR940006510B1 publication Critical patent/KR940006510B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/08—Dielectric windows
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/085—Triplate lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/088—Stacked transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Abstract

내용 없음.

Description

저온 소성 세라믹에 의한 스트립라인 차폐 구조물
제1도는 본 발명에 따른 다른 차폐 구조물의 수직 단면도.
제2도는 제1도에 도시된 차폐 구조물의 수평 단면도.
제3도 내지 제5도는 본 발명에 따른 차폐 구조물의 수직 단면도.
제6도는 차폐 구조물의 전도성 통로가 차폐되는 스트립라인 도체의 외형을 따라서 어떻게 배열되는가를 설명하는 제5도에 도시된 차폐 구조물의 수평 단면도.
* 도면의 주요부분에 대한 부호의 설명
N,J, L,J-1, J-2, J-3, J-4 : 절연층
11A,11B,11C,11D : 하부 접지판 메탈리제이션층
21A,21B,21C : 측벽 메탈리제이션층
31A,31B,31C,33C,31D : 묻혀진 접지판 메탈리제이션층
111A,111B,111C,111D : 스트립라인 도체
41A,43A,41B,43B,41C,43C,41D,43D,45D,47D : 전도성 통로 배열
51B,53B,55B : 저항층
본 발명은 하이브리드 다층 회로 구조물에 관한 것으로서, 특히 그 구조물 안에 스트립라인을 차폐하기위한 스트립라인 차폐 구조물이 묻혀 있는 하이브리드 다층 회로 구조물에 관한 것이다.
하이브리드 마이크로회로로도 알려져 있는 하이브리드 다층 회로 구조물은 분리된 회로 장치들의 상호 연결 및 패키지화를 가능하게 하며, 일반적으로 필연층 사이에 도선을 갖는, 다수의 전체적으로 융합된 절연층(예를들어 세라믹층)으로부터 형성된 하나의 유니트화된 다층 회로 구조물을 포함한다. 분리된 회로장치(예를들어 집적회로)들은 또 다른 절연층에 의하여 덮히는 것이 아니라 보통 최상부 필연층에 놓여지거나 또는 분리된 장치들에 캐비티를 주기 의하여 형성된 다이 컷아웃(die cutout)을 갖는 절연층에 놓여진다.
캐패시터 및 저항기 같은 수동소자들은, 예를들어, 후막 공정에 의하여 분리된 장치들을 지시하는 층과 같은 층에 형성되거나 그 절연층들 사이에 형성될 수도 있다. 도체 및 다른층에 존재하는 소자들의 전기적 연결은, 절연층 안에 형성되고 적절하게 위치한 전도성 재료로 채워진 구멍 또는 통로에 의하여 이루어진다. 여기서 전도성 재료는 그 통로의 위, 아래로 뻗혀 있는 층들 사이에 미리 도선으로 설정된 곳과 접촉된다.
하이브리드 다층 회로 구조물은 현재 고주파 응용을 위하여 이용되고 여기서 스트립라인 도체는 예를들어 스크린 인쇄에 의한 다층 구조물안에 존재한다.
하이브리드 다층 회로 구조물에서 사용된 스트립라인 도체는 차폐를 위하여 고려되어야 한다.
따라서, 외부 회로소자와 고주파 신호결합을 최소화하기 위하여 차폐 구조물에 의하여 한정된 영역안으로 스트립라인 필드를 제한하도록 유니트화 된 다층 회로 구조물 내의 스트립라인 도체에 대한 일체적인 차폐구조물을 제공하는 것이 유리하다.
상기와 같은 구조적 특징은. 스트립라인 도체 밑에 하부 접지판(ground plane), 스트립라인 도체 위에 1개 이상 묻혀진 접지판 및 그 접지판을 전기적으로 연결하기 위하여 스트립라인 측면에 일정한 간격을 두고 배치된 전도성 소자를 포함하는 본 발명의 스트립라인 차폐 구조물에 의해서 달성된다. 보강된 차폐를 위하여 저항층이 묻혀진 접지판 위에 포함될 수 있다.
첨부도면에 관련된, 다음의 상세한 설명에서 동일한 구성소자에는 동일한 참조부호를 부여하였다.
본 발명에 의한 스트립라인 차폐 구조물은 유니트로 된 구조물의 외부에 놓인 여러가지 분리된 회로를 상호연결하기 위하여 유니트로 된 다층 회로 구조물로서 공급된다. 유니트로 된 다층 회로 구조물은 다수의(예를들어, 세라믹을 포함하는) 절연층, 그 층들 사이에 배치된 도선 및 그 층들 안에 형성된 전도성 통로로부터 형성되고, 전도성 통로는 묻혀진 소자(예를들어, 절연층의 상부에 형성되고 절연층에 의하여 덮혀진 소자)들과 함께 전체적으로 통합된 유니트로 된 다층 구조물을 형성하기 위하여 공정이 진행된다. 유니트로 제조한 후에, 예를들어 접지판의 메탈리제이션(metallization)을 포함하여 적절한 메탈리제이션이 유니트로된 구조물의 외부에 적용되고, 분리된 회로는 전기적으로 연결된다.
제1도 및 제2도는, 절연층 N의 하부 측면의 유니트로 된 다층 회로의 바닥에 배치된 하부 접지판 메탈리제이션층(11A)를 포함하는 차폐 구조물 A를 도시한다. 측벽 메탈리제이션층(21A)는 유니트로 된 구조물의 측면에 형성되고, 하부 메탈리제이션층 접지판(1lA)에 접속되어 있다. 전형적으로, 측벽 메탈리제이션층은 유니트로 된 구조물의 최상부까지 뻗혀 있고 절연층 J 위에 형성된 묻혀진 접지판 메탈리제이션층(31A)와 접속되어 있다. 상기 묻혀진 접지잔 메탈리제이션층(31A)는 측벽 메탈리제이션층(21A)로부터 절연층 J 밑에 위치하고 절연층 L 위에 형성된 스트립라인 도체(111A) 너머까지 뻗혀 있다. 스트립라인(111A)는 절연층에 의하여 하부 접지판 메탈리제이션층(11A)로부터 적절하게 분리되고 절연층에 의하여 묻혀진 접지판 메탈리제이션층(31A)와도 적절히 분리된다.
묻혀진 메탈리제이션층(31A)는, 측벽 메탈리제이션 층(21A)로부터 가장 먼 스트립라인(111A)의 측면에 위치하고 서로 쉬프트(shift)되고 가장 가까우며 일반적으로 평행인 전도성 통로 배열(41A 및 43A)에 의하여 하부 메탈리제이션 접지판(11A)와 전기적으로 연결된다. 상기 가깝고 일반적으로 평행인 전도성 통로의 배열은 통상 스트립라인 도체(111A)의 위치에 의하여 조정된다.(41A 및 43A)에서의 각각의 전도성 통로는 절연층 J로부터 N 사이에 형성된 전도성 통로들을 포함한다. 상기 통로는 예를들어 축방향으로 정렬된통로 또는 도선과 연결하기 위하여 엇갈려진 통로를 포함할 수 있다. 축방향으로 정렬된 통로가 사용될 것인가 또는 엇갈려진 통로가 사용될 것인가 여부는 유니트화 된 다층 회로 구조물에 전기적, 열적 또는 기계적인 영향을 미치는 소자가 존재하는가에 의존한다.
접지판 메탈리제이션층(11A), 측벽 메탈리제이션층(21A), 묻혀진 접지판 메탈리제이션층(31A) 및 전도성 통로의 배열은 스트립라인(111A)를 둘러싸는 스트립라인 채널을 형성하기 위하여 연장된다. 본질적으로, 접지판은 스트립라인 도체의 위와 아래에 존재하고, 측벽 메탈리제이션은 스트립라인 도체의 한쪽 측면에 존재하며, 전도성 통로들은 스트립라인 도체의 다른 한쪽 측면에 존재한다. 스트립라인 도체를 둘러싸는 이러한 전도성 소자들은 스트립라인 도체에 대하여 어떤 영역을 정의하고, 그 영역 외부의 회로 소자와 고주파 신호 결합을 최소화하기 위하여 그 영역내의 스트립라인 필드를 제한하는 작용을 한다.
제3도는 본질적으로 제1도 및 제2도의 차폐 구조물 A에, 절연층 J-1,J-2,J-3 및 묻혀진 접지판 메탈리제이션층(31B)위에 형성된 저항층(51B,53B 및 55B)가 부가된 차폐 구조물 B를 도시하고 있다. 저항층(51B,53 및 55)는 예를들어 스크린 인쇄에 의한 저항성 잉크로 만들어져 보강된 차폐 구조물을 제공하고, 하부 접지판(11B), 측벽 메탈리제이션층(21B), 묻혀진 접지판(31B) 및 전도성 통로 배열(41B 및 43B)에 의하여 형성된 스트립라인 채널의 폭과 길이로 적절하게 신장되어 있다. 그러나 저항층은, 다른 회로소자의 배선을 위하여 필요하다면 스트립라인 채널의 폭 보다 더 좁혀질 수 있다.
제4도는 절연층 N 하부 측면의 유니트로 된 다층회로의 바닥에 배치된 하부 접지판 메탈리제이션층(11C)를 포함하는 차폐 구조물 C를 도시하고 있다. 측벽 메탈리제이션층(21C)는 유니트로 된 구조물의 측벽에 형성되고 하부 메탈리제이션층 접지판(11C)에 접속되어 있다. 전형적으로, 측벽 메탈리제이션층(21C)은 유니트로 된 구조물의 최상부까지 연장되어 있고, 절연층 J 위에 형성된 첫번째 묻혀진 접지판 메탈리제이션층(31C) 및 절연층 J-1 위에 형성된 두번째 묻혀진 접지판 메탈리제이션층(33C)에 접속되어 있다. 첫번째 묻혀진 접지판 메탈리제이션층(31C)는 측벽 메탈리제이션 층(21C)로부터 절연층 J 밑에 위치한 절연층 L 위에 배치된 스트립라인 도체(111C) 너머까지 뻗혀 있다. 스트립라인 도체(111C)는 절연층에 의하여 하부 접지판 메탈리제이션층(11C)로부터 적절하게 분리되고, 절연층에 의하여 묻혀진 접지판 메탈리제이션층(31C)와도 적절히 분리된다.
첫번째 묻혀진 접지판 메탈리제이션층(31C)는, 측벽 메탈리제이션층으로부터 가장 멀리 있는 스트립라인도체(111C)의 측면에 존재하는 전도성 통로 배열(41C)에 의하여 하부 메탈리제이션 접지판(11C)에 전기적으로 접속된다. 두번째 묻혀진 접지판 메탈리제이션층(33C)는 측벽 메탈리제이션층(21C)로부터 첫번째 묻혀진 접지판 메탈리제이션 너머까지 뻗혀 있고 전도성-통로 배열(41C)에 근접해 있고 일반적으로 평행인전도성 통로 배열(43C)에 의하여 하부 메탈리제이션 접지판(11C)에 전기적으로 접속되어 있다. 근접해 있고 일반적으로 평행인 전도성 통로 배열(41C 및 43C)는 서로 쉬프트되어 있고 일반적으로 스트립라인 도체의 외형을 따라 배열되어 있다.
배열 (41C 및 43C)의 각각의 전도성 통로는 절연층 J-1로부터 N까지 그 안에 형성된 전도성 통로를 포함한다. 그 전도성 통로는 축방향으로 정렬되거나 또는 예를들어 도선과 연결하기 위한 엇갈린 통로들을 포함할 수 있다. 축방향으로 정렬된 통로를 사용할 것인가 엇갈린 통로를 사용할 것인가 여부는 유니트로 된다층 회로 구조물에 전기적, 열적 또는 기계적 영향을 미치는 소자에 의존한다.
접지판 메탈리제이션층(11C), 측벽 메탈리제이션층(21C), 묻혀진 접지판 메탈리제이션층(31C,33C) 및 전도성 통로 배열(41C,43C)는 스트립라인(111C)를 둘러싸는 스트립라인 채널을 형성학 의하여 연장된다. 본질적으로, 스트립라인 도체 위의 첫번째 묻혀진 접지판, 스트립라인 도체 밑의 하부 접지판, 스트입라인도체 한쪽 측면의 측벽 메탈리제이션 및 스트립라인 도체의 다른 한쪽 측면에 위치하는 전도성 통로의 하나의 배열은 스트립라인 도체에 대하여 어떤 영역을 정의하고 그 영역 외부의 회로소자와 구조파 신호 결합을 최소화하기 위하여 그 영역내에 스트립라인 필드를 제한하는 작용을 하는 첫번째 차폐 구조물을 제공한다. 전도성 통로의 두번째 배열 및 두번째 접지판은 첫번째 차폐 구조물을 포함하는 또 하나의 차페 구조물을 형성하고 이것은 첫번째 차폐 구조물만 있을 때보다 차폐 효과를 더욱 증가시킨다.
제4A도는 보강된 차폐 구조물을 제공하기 위하여 묻혀진 접지판 위에 놓인 저항층(51C,53C 및 55C)를 특별히 포함하는 차폐 구조를 C'를 도시하고 있으며, C'는 제4도의 차폐 구조물 C가 변형된 것이다.
제4B도는 제4도 및 제4A도의 차폐 구조물로부터 변형된 차폐 구조물 CC를 도시하고 있다. 차폐 구조물CC는, 스트립라인 도체(111)의 양 측면에 있는 전도성 통로에 의하여 하부 접지판(11)과 전기적으로 연결되는 2중으로 묻혀진 접지판(131 및 133)을 포함한다. 특별히, 묻혀진 접지판(131)은 스트립라인 도체의 양측면에 있는 전도성 통로 배열(141 및 145)에 의하여 하부 접지판(11)과 접속된다. 묻혀진 접지판(133)은 스트립라인 도체(111)의 양 측면에 있으며 전도성 통로(141 및 145)에 근접해 있고 일반적으로 평행인 전도성 통로 배열(143 및 147)에 의하여 접지판(11)에 접소된다. 차폐 구조물 CC는 보강된 차폐 구조물을 제공하기 의하여 묻혀진 접지판 위에 놓인 저항층(151,153 및 155)를 포함한다.
상술한 것으로부터 본 발명에 따른 다른 차폐 구조물이 상술한 차폐 구조물의 하부 구조물로부터 만들어질 수 있다는 것을 이해할 수 있다. 하나의 실시예는 제5도의 차폐 구조물 D가 설명하는 것처럼 2중의 전도성 통로 배열에 의하여 하부 접지판까지 전기적으로 연결된 접지판을 갖는 차폐 구조물이다. 차페 구조물 D는 절연층 N 하부 측면의 유니트로된 다층 회로의 바닥에 형성된 하부 접지판 메탈리제이션층(11D)를 포함한다. 절연층 J 의에 형성된 묻혀진 접지판 메탈리제이션층(31D)는 스트립라인 도체(111D)의 양 측면 너머까지 뻗혀 있다. 묻혀진 접지판 메탈리제이션층(31D)는, 스트립라인 도체(111D)의 한쪽 측면에 위치하고 근접해 있으며 일반적으로 평행인 전도성 통로 배열(41D,41D) 및 스트립라인 도체(111D)의 다른 측면에 위치하고 근접해 있으며 일반적으로 평행인 전도성 통로 배열(45D,47D)에 의하여 하부 메탈리제이션 접지판(11D)에 전기적으로 접속된다. 근접해 있으며 일반적으로 평행인 전도성 통로의 제1배열(41D) 및 제2배열(43D)는 제6도가 도시하는 바와 같이 상호 쉬프트 되어 있으며 스트립라인 도체의 외형에 따라 배열되고, 제3배열(45D) 및 제4배열(47D)도 상기한 바와 같다.
스트립라인 도체(111D)는 절연층에 의하여 하부 접지판 메탈리제이션층(11D)와 적절히 분리되고, 절연층에 의하여 묻혀진 접지판 메탈리제이션층(31D)로부터 적절히 분리된다.
배열(D41D,43D,45D 및 47D)의 각각의 전도성 통로는 절연층 J부터 N 사이에 형성된 전도성 통로들을 포함한다. 그 전도성 통로는 축방향으로 정렬되거나 또는 예를들어 도선과 연결하기 위한 엇갈린 통로들을 포함할 수 있다. 축방향으로 정렬된 통로를 사용할 것인가 엇갈린 통로를 사용할 것인가 여부는 유니트로된 다층 회로 구조물에 전기적, 열적 또는 기계적 영향을 미치는 소자에 의존한다.
접지판 메탈리제이션층(11D), 묻혀진 접지판 메탈리제이션층(31D) 및 전도성 통로의 배열은 스트립라인(111D)를 둘러싸기 위하여 연장된다. 본질적으로, 상기 접지판들은 스트립라인 도체의 위와 아래에 존재하고, 전도성 통로의 2중 배열은 스트립라인 도체의 양 측면에 존재한다. 스트립라인 도체를 둘러싸는 이러한 전도성 소자들은 스트립라인 도체에 대하여 어떤 영역을 정의하고 그 영역 외부의 회로소자와 고주파 신호결합을 최소화하기 위하여 그 영역내의 스트립라인 필드를 제한하는 작용을 한다. 상술한 것이 하나의 스트립라인 도체를 예로들어 차폐 구조물을 기술한 것처럼 예를들어 평행 스트립라인이 결합될 수 있거나 또는 결합될 수 없는 다중 스트립라인 도체가 상술한 것에 포함되어 이해될 수 있다. 또한, 차폐된 스트립라인도체는 한층에서 다른층으로 통과할 수 있고, 이 경우 묻혀진 접지판이 다수의 층에 존재할 수 있고 전도성통로에 의하여 적절하게 접속된다.
본 발명에 따른 차폐 구조물은 효과적으로 스트립라인 채널과 같은 도파관을 형성하고, 그 치수 및 간격은, 그 차폐 구조물을 제공하는 유니트화 된 다층 회로 구조물을 형성하기 위하여 사용된 특별한 프로세싱의 허용오차와 마찬가지로 특별한 응용에 따라 달라질 것이다. 일반적으로, 전도성 통로 사이의 간격은 예를들어 최대 주파수의 파장의 1/8보다 더 짧을만큼 실현할 수 있는 한 좁고, 동시에 기계적인 강도를 유지하기 위한 충분한 간격이어야 한다.
접지판의 간격(즉, 스트립라인 도체 위 아래 있는 접지판 사이의 간격)은, 유니트와 된 다층 회로 구조물을 형성하기 위하여 사용된 프로세스의 허용오차 범위 내에서 스트립라인 도체의 폭이 충분히 넓고, 주어진 유전 상수 및 특정 임피던스가 스트립라인 도체의 폭을 최소화하도록 선택된다. 다시 말하면, 접지판의 간격은 필요한 정밀도를 유지하면서 소형화하기 위하여 가능한 한 짧게 만들어진다. 접지판의 간격을 결정하는데 고주파 손실 또한 고려해야 할 소자이다.
채널의 폭(즉, 측벽 메탈리제이션층과 전도성 통로 배열 사이의 거리 또는 스트립라인 도체의 양쪽에 있는 전도성 통로 배열 사이의 거리)는 스트립라인 도체의 특성 임피던스에 영향을 미친 만큼 좁아져서도 안되고 TE10모드를 여기시킬 만큼 커서도 안된다. 왜냐하면 그것은 오직 TEM 모드를 설정하시키기 위한것이기 때문이다. 따라서, 채널의 폭은 동작 주파수에 의존한다.
본 발명에 따른 스트립라인 차폐 구조물은 예를들어 다음의 논문에서 공개된 것과 같은 저온 소성 프로세싱에 의하여 만들어진다. 즉, "Development of a Low Temperature Co-fired Multilayer Ceramic Technology, "by William A, Vitriol et al.,1983 ISHM Proceedings, 593-598페이지: "processingand Reliability of Resistors Incorporated Within Low Temperature Co-fired Ceramic Structures," by Ramona G. Pond et al.,1986 ISHM Proceedings, 461-472페이지: and "Low Temperature Co-fireable Ceramics with Co-Fired Resistors," by H.T.Sawhill et al.,1986 ISHM Proceedings, 268-271페이지에 기술되어 있다.
저온 소성-프로세싱에 의하여 전도성 통로들은 소망된 다층 회로의 소망된 통로 위치에 다수의 두꺼운 필름 테이프로 형성된다. 그 통로들은 예를들어 스크린 인쇄에 의하여 적절한 충진 재로로 채워진다. 스트립라인 도체 및 묻혀진 접지판을 포함하는 도선에 대한 도체 메탈리제이션은 예를들어 스크린 인쇄에 의하여 각각의 테이프층 위에 증착된다. 그리고 수동소자를 형성하기 위한 재료들은 테이프층 위에 증착된다. 테이프층들은 겹쳐지고 1200℃ 이하의 온도에서(전형적으로 850℃) 그 세라믹 테이프 내에 포함된 유기물질을 없애고 고체 세라믹 기판을 형성하도륵 미리 예정된 시간동안 소성된다. 하부 접지판 메탈리제이션 및 측벽을 메탈리제이션을 포함하는 외부의 메탈리제이션은 공지기술이 적용될 수 있다.
본 발명에 따른 차폐 구조물은 또한 예를들어 고온 소성 세라믹, 고강도 다층 세라믹 소성 기술 및 겹쳐진 소프트 기판 기술을 포함하여 유니트화 된 다층 회로 구조물을 형성하기 위하여 다른 기술과 함께 제공될 수 있다.
이제까지 유니트화 된 다층 회로 구조물에 제공된 차폐 구조물에 대한 스트립라인 차폐 구조물을 기술하였다. 여기서 그 차폐 구조물은, 그 영역 외부의 회로소자와 고주파 결합을 최소화하기 위하여 차폐 구조물에 의하여 한정된 영역안으로 스트립라인 필드를 제한하도록 스트립라인 구조물과 함께 일체로 형성된다.
상기에서는 본 발명의 특별한 실시예를 기술하였지만 이 분야에 숙련된 사람들은 특허 청구범위에 기재된 발명의 사상 및 범위 내에서 다양한 수정 및 변화를 가할 수 있을 것이다.

Claims (12)

  1. 스트립라인 도체를 차폐하기 위하여 다수의 절연층, 하나의 하부 표면 및 하나의 측벽을 갖는 유니트화 된 다층 회로 구조물내의 스트립라인 차폐 구조물에 있어서, 유니트화 된 다층 회로 구조물의 하부 표면에 형성된 하부 접지판 메탈리제이션층, 유니트화 된 다층 회로 구조물의 특정 절연층을 사이에 형성된 묻혀진 접지판 메탈리제이션층, 스트립라인의 한쪽 측면에 배치되고 그 길이에 따라 연장되는, 상기 하부 접지판과 상기 묻혀진 접지판 메탈리제이션 사이의 제1의 전기적 연결 수단 및 스트립라인의 다른 한쪽 측면에 배치되고 그 길이에 따라 연장되는, 상기 하부 접지판과 상기 묻혀진 접지판 메탈리제이션 사이의 제2의 전기적 연결 수단을 포함하는 것을 특징으로 하는 스트립라인 차폐 구조물.
  2. 제1항에 있어서, 상기 제1의 전기적 연결 수단이 유니트화 된 다층 회로 구조물의 측벽에 증착된 메탈리제이션층을 포함하고, 상기 제2의 전기적 연결 수단이 2개의 전도성 통로 배열을 포함하는 것을 특징으로 하는 스트립라인 차폐 구조물.
  3. 제1항에 있어서, 상기 제1의 전기적 연결 수단이 2개의 전도성 통로 배열을 포함하고, 상기 제2의 전기적 연결 수단이 2개의 전도성 통로 배열을 포함하는 것을 특징으로 하는 스트립라인 차폐 구조물.
  4. 제1항에 있어서, 특정의 절연층들 사이에 형성되고 상기 묻혀진 접지판 메탈리제이션층 위에 놓인 저항층들을 더 포함하는 것을 특징으로 하는 스트립라인 차폐 구조물.
  5. 제4항에 있어서, 상기 제1의 전기적 연결 수단이 유니트화 된 다층 회로 구조물의 측벽에 증착된 메탈리제이션층을 포함하고, 상기 제2의 전기적 연결 수단이 2개의 전도성 통로 배열을 포함하는 것을 특징으로 하는 스트립라인 차폐 구조물.
  6. 제4항에 있어서, 상기 제1의 전기적 연결 수단이 2개의 전도성 통로 배열을 포함하고, 상기 제2의 전기적 연결 수단이 2개의 전도성 통로 배열을 포함하는 것을 특징으로 하는 스트립라인 차폐 구조물.
  7. 스트립라인 도체를 차폐하기 위하여 다수의 절연층, 하나의 하부 표면 및 하나의 측벽을 갖는 유니트화 된 다층 회로 구조물 내의 스트립라인 차폐 구조물에 있어서, 유니트화 된 다층 회로 구조물의 하부 표면에 형성된 하부 접지판 메탈리제이션층, 유니트화 된 다층 회로 구조물의 특정의 절연층 사이에 형성된 제1의 묻혀진 접지판 메탈리제이션층, 상기 제1의 묻혀진 접지판 메탈리제이션층 위에 위치하고 절연층에 의하여 그것과 분리되어 있는 제2의 묻혀진 접지판 메탈리제이션층, 스트립라인의 한쪽 측면에 위치하고 그 길이에 따라 연장되는, 상기 하부 접지판과 상기 묻혀진 접지판 메탈리제이션층들 사이의 제1의 전기적 연결 수단 및 스트립라인의 다른 한쪽 측면에 위치하고 그 길이에 따라 연장되는, 상기 최상부 접지판과 상기 묻혀진 접지판 메탈리제이션층들 사이의 제2전기적 연결 수단을 포함하는 것을 특징으로 하는 스트립라인 차폐 구조물.
  8. 제7항에 있어서, 상기 제1의 전기적 연결 수단이 측벽 메탈리제이션층을 포함하고, 상기 제2의 전기적 연결 수단이 제1및 제2의 인접한 전도성 통로 배열을 포함하며, 상기 제1의 전도성 통로 배열은 상기 제2의 묻혀진 접지판에 연결되는 것을 특징으로 하는 스트립라인 차폐 구조물.
  9. 제7항에 있어서, 상기 제1의 전기적 연결 수단은, 하나의 전도성 통로 배열이 상기 제1의 묻혀진 접지판 메탈리제이션층과 연결되고 다른 하나의 전도성 통로 배열이 상기 제2의 묻혀진 접지판 메탈리제이션층과 연결되어 있는 2개의 인접한 전도성 통로 배열로 구성된 제1의 그룹으로 이루어지고, 상기 제2의 전기적 연결 수단은, 하나의 전도성 통로 배열이 상기 제1의 묻혀진 접지판과 연결되고 다른 하나의 전도성 통로 배열이 상기 제2의 묻혀진 접지판과 연결되어 있는 2개의 인접한 전도성 통로 배열로 구성된 제2의 그룹으로 이루어지는 것을 특징으로 하는 스트립라인 차폐 구조물.
  10. 제7항에 있어서, 특정한 절연층들 사이에 형성되고 상기 제2의 묻혀진 접지판 메탈리제이션층 위에 위치한 저항층들을 더 포함하는 것을 특징으로 하는 스트립라인 차폐 구조물.
  11. 제10항에 있어서, 상기 제1의 전기적 연결 수단이 측벽 메탈리제이션층을 포함하고, 상기 제2의 전기적 연결 수단이 제1및 제2의 인접한 전도성 통로 배열을 포함하며, 상기 제1의 전도성 통로 배열이 상기 제1의 묻혀진 접지판과 연결되고, 상기 제2의 전도성 통로 배열이 상기 제2의 묻혀진 접지판에 연결되는 것을 특징으로 하는 스트립라인 차폐 구조물.
  12. 제10항에 있어서, 상기 제1의 전기적 연결 수단은, 하나의 전도성 통로 배열이 상기 제1의 묻혀진 접지판 메탈리제이션층과 연결되고 다른 하나의 전도성 통로 배열이 상기 제2의 묻혀진 접지판 메탈리제이션층과 연결되어 있는 2개의 인접한 전도성 통로 배열로 구성된 제1의 그룹으로 이루어지고, 상기 제2의 전기적 연결 수단은, 하나의 전도성 통로 배열이 상기 제1의 묻혀진 접지판과 연결되고 다른 하나의 전도성 통로 배열이 상기 제2의 묻혀진 접지판과 연결되어 있는 2개의 인접한 전도성 통로 배열로 구성된 제2의 그룹으로 이루어지는 것을 특징으로 하는 스트립라인 차폐 구조물.
KR1019920004927A 1991-03-27 1992-03-26 저온 소성 세라믹에 의한 스트립라인 차폐 구조물 KR940006510B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/675,763 US5150088A (en) 1991-03-27 1991-03-27 Stripline shielding techniques in low temperature co-fired ceramic
US675,763 1991-03-27

Publications (2)

Publication Number Publication Date
KR920019001A KR920019001A (ko) 1992-10-22
KR940006510B1 true KR940006510B1 (ko) 1994-07-21

Family

ID=24711878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920004927A KR940006510B1 (ko) 1991-03-27 1992-03-26 저온 소성 세라믹에 의한 스트립라인 차폐 구조물

Country Status (7)

Country Link
US (1) US5150088A (ko)
EP (1) EP0506062A3 (ko)
JP (1) JPH0595209A (ko)
KR (1) KR940006510B1 (ko)
AU (1) AU647251B2 (ko)
CA (1) CA2063121A1 (ko)
IL (1) IL101236A0 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184736B1 (en) 1992-04-03 2001-02-06 Compaq Computer Corporation Sinusoidal radio-frequency clock distribution system for synchronization of a computer system
US5278524A (en) * 1992-05-11 1994-01-11 Mullen Urban E Multi-layered printed circuit board with transmission line capabilities
US5461196A (en) * 1992-12-02 1995-10-24 Hughes Aircraft Company Low temperature co-fired ceramic (LTCC) high density interconnect package with circuitry within the cavity walls
US5384555A (en) * 1993-01-26 1995-01-24 Harris Corporation Combined RF and digital/DC signalling interconnect laminate
WO1994022531A1 (en) * 1993-03-31 1994-10-13 Motorola Inc. Switch circuit and method therefor
US5359488A (en) * 1993-06-21 1994-10-25 Westinghouse Electric Corporation Packaging system for a standard electronic module
US5376759A (en) * 1993-06-24 1994-12-27 Northern Telecom Limited Multiple layer printed circuit board
US5701301A (en) * 1993-06-28 1997-12-23 Bellsouth Corporation Mediation of open advanced intelligent network in SS7 protocol open access environment
US5453750A (en) * 1993-12-23 1995-09-26 Hughes Aircraft Company Coaxial microstrip-to-microstrip interconnection system
US5471181A (en) * 1994-03-08 1995-11-28 Hughes Missile Systems Company Interconnection between layers of striplines or microstrip through cavity backed slot
US5644272A (en) * 1996-03-05 1997-07-01 Telefonaktiebolaget Lm Ericsson High frequency balun provided in a multilayer substrate
WO1998009341A1 (en) * 1996-08-30 1998-03-05 The Whitaker Corporation Improved isolation in multi-layer structures
JPH10126307A (ja) * 1996-10-21 1998-05-15 Murata Mfg Co Ltd 高周波複合部品
US6133805A (en) * 1996-10-31 2000-10-17 The Whitaker Corporation Isolation in multi-layer structures
JPH10200311A (ja) * 1997-01-14 1998-07-31 Nec Corp 裏面接地導体付きコプレーナウエーブガイド線路
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
JP3366552B2 (ja) * 1997-04-22 2003-01-14 京セラ株式会社 誘電体導波管線路およびそれを具備する多層配線基板
US6178311B1 (en) * 1998-03-02 2001-01-23 Western Multiplex Corporation Method and apparatus for isolating high frequency signals in a printed circuit board
US6072375A (en) * 1998-05-12 2000-06-06 Harris Corporation Waveguide with edge grounding
US6163233A (en) * 1998-07-30 2000-12-19 Harris Corporation Waveguide with signal track cross-over and variable features
US6236572B1 (en) 1999-02-04 2001-05-22 Dell Usa, L.P. Controlled impedance bus and method for a computer system
WO2001095425A1 (en) 2000-06-09 2001-12-13 Synergy Microwave Corporation Multi-layer microwave circuits and methods of manufacture
US6535083B1 (en) * 2000-09-05 2003-03-18 Northrop Grumman Corporation Embedded ridge waveguide filters
US6483404B1 (en) * 2001-08-20 2002-11-19 Xytrans, Inc. Millimeter wave filter for surface mount applications
US6917265B2 (en) * 2003-05-22 2005-07-12 Synergy Microwave Corporation Microwave frequency surface mount components and methods of forming same
US20050088258A1 (en) * 2003-10-27 2005-04-28 Xytrans, Inc. Millimeter wave surface mount filter
KR100626647B1 (ko) * 2003-11-06 2006-09-21 한국전자통신연구원 비아를 이용한 도파관 필터
US7030719B2 (en) * 2004-01-16 2006-04-18 Northrop Grumman Corporation Method for tuning the center frequency of embedded microwave filters
GB2439862A (en) 2005-03-01 2008-01-09 X2Y Attenuators Llc Conditioner with coplanar conductors
CN102117948B (zh) * 2010-12-28 2014-07-16 中国兵器工业第二0六研究所 复合材料带状线波导
CN110459852A (zh) * 2019-07-20 2019-11-15 中国船舶重工集团公司第七二四研究所 一种复合材料带状线功分器及实现方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3533023A (en) * 1967-09-19 1970-10-06 Motorola Inc Multilayered circuitry interconnections with integral shields
US3898594A (en) * 1973-11-02 1975-08-05 Trw Inc Microwave semiconductor device package
US3895435A (en) * 1974-01-23 1975-07-22 Raytheon Co Method for electrically interconnecting multilevel stripline circuitry
JPS54131851A (en) * 1978-04-04 1979-10-13 Mitsubishi Electric Corp Multi-layer transmission line assembly
JPS5894202A (ja) * 1981-11-28 1983-06-04 Mitsubishi Electric Corp マイクロ波回路
DE3321779A1 (de) * 1982-07-06 1984-01-12 General Electric Co., Schenectady, N.Y. Mikrostreifenleitung und verfahren zu ihrer herstellung
JPS60253303A (ja) * 1984-05-30 1985-12-14 Hitachi Ltd マイクロストリツプ線路
US4758922A (en) * 1986-11-14 1988-07-19 Matsushita Electric Industrial Co., Ltd. High frequency circuit having a microstrip resonance element
US4875026A (en) * 1987-08-17 1989-10-17 W. L. Gore & Associates, Inc. Dielectric waveguide having higher order mode suppression
US4922325A (en) * 1987-10-02 1990-05-01 American Telephone And Telegraph Company Multilayer ceramic package with high frequency connections
US4845311A (en) * 1988-07-21 1989-07-04 Hughes Aircraft Company Flexible coaxial cable apparatus and method
US4899118A (en) * 1988-12-27 1990-02-06 Hughes Aircraft Company Low temperature cofired ceramic packages for microwave and millimeter wave gallium arsenide integrated circuits
JPH0777322B2 (ja) * 1989-04-11 1995-08-16 三菱電機株式会社 マイクロ波集積回路
US4904968A (en) * 1989-04-07 1990-02-27 Tektronix, Inc. Circuit board configuration for reducing signal distortion
AU625016B2 (en) * 1989-12-22 1992-06-25 Sumitomo Electric Industries, Ltd. Microwave component and method for fabricating substrate for use in microwave component

Also Published As

Publication number Publication date
IL101236A0 (en) 1992-11-15
AU647251B2 (en) 1994-03-17
JPH0595209A (ja) 1993-04-16
KR920019001A (ko) 1992-10-22
EP0506062A2 (en) 1992-09-30
US5150088A (en) 1992-09-22
EP0506062A3 (en) 1993-03-17
CA2063121A1 (en) 1992-09-28
AU1319692A (en) 1992-10-01

Similar Documents

Publication Publication Date Title
KR940006510B1 (ko) 저온 소성 세라믹에 의한 스트립라인 차폐 구조물
US5408053A (en) Layered planar transmission lines
KR960013298B1 (ko) 상이한 크기의 마이크로스트립 전송 선로 구조물
JP3366552B2 (ja) 誘電体導波管線路およびそれを具備する多層配線基板
US4673904A (en) Micro-coaxial substrate
US6819202B2 (en) Power splitter having counter rotating circuit lines
KR100295933B1 (ko) 비아형성방법및이에의한비아구조체
WO2002033782A1 (en) Waveguide to stripline transition
KR20010015766A (ko) 표면 실장 커플러 디바이스
US4114120A (en) Stripline capacitor
JP3493265B2 (ja) 誘電体導波管線路および配線基板
JP3464116B2 (ja) 高周波用伝送線路の結合構造およびそれを具備する多層配線基板
JP3464104B2 (ja) 積層型導波管線路の結合構造
JP3686736B2 (ja) 誘電体導波管線路および配線基板
JP3347607B2 (ja) 積層型導波管線路
US5461196A (en) Low temperature co-fired ceramic (LTCC) high density interconnect package with circuitry within the cavity walls
JP4198912B2 (ja) 対称ストリップラインと非対称ストリップラインの間の遷移構造
JP3781178B2 (ja) 高周波半導体装置の多層配線構造
JPH1174701A (ja) 誘電体導波管線路の接続構造
JP2000252712A (ja) 誘電体導波管線路と高周波線路導体との接続構造
JPH11308025A (ja) 方向性結合器
JP3784185B2 (ja) 電子部品搭載用配線基板
JP3670515B2 (ja) 多層配線基板
JP3370552B2 (ja) 配線基板
JPH11298108A (ja) 回路基板およびそれを用いた電子装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee