JPH0595209A - 低温度共焼成セラミツク中のストリツプラインシールド構造 - Google Patents

低温度共焼成セラミツク中のストリツプラインシールド構造

Info

Publication number
JPH0595209A
JPH0595209A JP4067519A JP6751992A JPH0595209A JP H0595209 A JPH0595209 A JP H0595209A JP 4067519 A JP4067519 A JP 4067519A JP 6751992 A JP6751992 A JP 6751992A JP H0595209 A JPH0595209 A JP H0595209A
Authority
JP
Japan
Prior art keywords
ground plane
metal layer
buried ground
shield structure
stripline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4067519A
Other languages
English (en)
Inventor
Kathleen Virga
カスリーン・バーガ
Craig Shoda
クレイグ・シヨダ
Joseph N Owens
ジヨセフ・エヌ・オーウエンス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of JPH0595209A publication Critical patent/JPH0595209A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/08—Dielectric windows
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/085—Triplate lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/088—Stacked transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Waveguides (AREA)

Abstract

(57)【要約】 【目的】 本発明は、一体化多層回路構造中のストリッ
プライン導体のシールドを行うためのシールド構造を得
ることを目的とする。 【構成】 複数の絶縁層Ｌと、ストリップライン導体11
1Aをシールドする側壁表面21A とを有する一体化多層回
路構造において、一体化多層回路構造Ａの底面上に形成
された下側接地面金属層11A と、予め定められた絶縁層
間に形成された埋設接地面金属層31A と、下側接地面11
Aと埋設接地面金属層31A の間に電気的に接続され、ス
トリップラインの片側に配置されてその長さに沿って延
在する第１の導電手段21A と、下側接地面と埋設接地面
金属層の間に電気的に接続され、ストリップラインの反
対側に配置されてその長さに沿って延在するビアホール
の列により構成された第２の導電手段41A,43A とを具備
していることを特徴とする。第１の導電手段もビアホー
ルの列により構成することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般にハイブリッド多
層回路構造に関し、特にそこに埋設ストリップラインを
シールドするストリップラインシールド構造を有するハ
イブリッド多層回路構造に関する。
【０００２】
【従来の技術】ハイブリッド多層回路構造はまたハイブ
リッド超小型回路として知られており、個別の回路装置
の相互接続およびパッケージを行い、一般にそれらの間
に配置される導体トレースを有する複数の一体に融着さ
れた絶縁層（セラミック層）から形成された一体化多層
回路構造を含む。個別の回路装置（例えば集積回路）は
一般に別の絶縁層によって被覆されないか或いは個別の
装置に対する空洞を備えるためにその上に形成されたダ
イ用凹部を有する絶縁層上の上部絶縁層上に取付けられ
る。キャパシタおよび抵抗のような受動素子は例えば厚
膜処理によって個別の装置を支持する同一層上に形成さ
れるか、或いは例えば同様に厚膜処理によって絶縁層間
に形成されることもできる。導体と異なる層の素子の電
気的な相互接続は絶縁層に適切に位置され形成されて導
電性ビアホール充填材料によって充填されたビアホール
（貫通孔）によって達成される。それによって導電性材
料はビアホール上またはその下に延在する層間の予め定
められた導電性トレースと接触している。
【０００３】
【発明が解決しようとする課題】ハイブリッド多層回路
構造は現在ストリップライン導体が例えばスクリーン印
刷にしたがって多層構造に構成されるＲＦ適用に利用さ
れている。
【０００４】ハイブリッド多層回路構造中にストライプ
ライン導体を構成するときに考慮すべきことはそのシー
ルドである。
【０００５】それ故シールド構造によって限定された領
域内にストリップラインの電界を閉込める一体化多層回
路構造に構成されたストリップライン導体用の集積シー
ルド構造を提供し、その領域外の回路に結合するＲＦ信
号を最小にすることが有効である。
【０００６】
【課題を解決するための手段】上記および他の利点は、
ストリップライン導体の下方の下側接地面と、ストリッ
プライン導体の上方の１つ以上の埋設接地面と、接地面
に電気的に接続するストリップライン導体から横方向に
間隔を隔てた導電性素子とを含む本発明のストリップラ
インシールド構造によって与えられる。抵抗層が付加的
なシールドのために埋設接地面の上方に含まれることが
できる。
【０００７】
【実施例】本発明のストリップラインシールド構造は一
体化構造の外側に取付けられた種々の個別の回路を相互
接続するために使用される一体化多層回路構造に構成さ
れている。一体化多層回路構造は複数の絶縁層（例えば
セラミック）と、層間に配置された導電性トレースと、
層に形成された導電性ビアホールから形成されており、
任意の埋設素子（例えば絶縁層の上部に形成されて被覆
絶縁層により被覆された素子）は溶着された一体化多層
構造を形成するように処理される。一体化構成後、例え
ば接地面金属層のような適切な金属層は一体化構造の外
側に備えられ、個別の回路は取付けられて電気的に接続
される。
【０００８】図１および図２を参照すると、シールド構
造A は絶縁層Nの下方の一体化多層回路の底部に配置さ
れている下側接地面11A が示されている。側壁金属層21
A は一体化構造の側壁上に形成され、下側金属層接地面
11A と接触している。典型的に、側壁金属層は一体化構
造の上部に延在し、絶縁層J 上に形成された埋設接地面
金属層31A と接触している。埋設接地面金属層31A は側
壁金属層21A から絶縁層J の下方に位置する絶縁層L 上
に形成されたストリップライン導体111Aを越えて延在す
る。ストリップライン導体111Aは介在する絶縁層によっ
て下側接地面金属層11A から適切に分離され、同様に介
在する絶縁層によって埋設接地面金属層31A から適切に
分離される。
【０００９】埋設金属層31A は互いに関してシフトされ
て側壁金属層21A と反対側のストリップライン111Aの側
部に位置される導電性ビアホールの第１および第２のほ
ぼ平行の隣接する列41A,43A によって下側金属層接地面
11A に電気的に接続される。導電性ビアホールのほぼ平
行の隣接する列はストリップライン導体111Aの形状にほ
ぼ追従する。
【００１０】列41A,43A の各導電性ビアホールは絶縁層
J 乃至N に形成された電気的に接続されたビアホールの
列を構成する。列は例えば導体トレースと接続される軸
方向に整列したビアホールまたはずれて配置したビアホ
ールから構成できる。軸方向に整列したビアホール或い
はずれて配置したビアホールのいずれを使用するかは、
一体化多層回路構造の電気、熱、または機械的な一体状
態に影響を与えるファクターに依存する。
【００１１】接地面金属層11A と、側壁金属層21A と、
埋設接地面金属層31A と、導電性ビアホール列はストリ
ップライン111Aをその長さに沿って包囲するストリップ
ラインチャンネルを形成するように延在し、導電性ビア
ホール列はストリップライン導体111Aの形状にほぼ追従
する。本質的に、接地面はストリップライン導体の上方
および下方に位置され、側壁金属層はストリップライン
導体の一方の側に位置され、導電性ビアホール列はスト
リップライン導体の反対側に位置される。ストリップラ
イン導体を包囲するこれらの導電性素子はストリップラ
イン導体周辺の領域を限定し、その領域外の回路に結合
するＲＦ信号を最小にするためにその領域内にストリッ
プラインの電界を制限するように機能する。
【００１２】図３を参照すると、絶縁層J-1,J-2,J-3 上
に形成されて埋設接地面金属層31B上を被覆する抵抗層5
1B,53B,55B が付加されている本質的に図１および図２
のシールド構造A であるシールド構造B が示されてい
る。抵抗層51B,53B,55B は付加的なシールドを与え、ス
クリーン印刷によって供給された抵抗インクを含み、例
えば下側接地面11B と、側壁金属層21B と、埋設接地面
31B 、導電性ビアホールの列41B,43B によって形成され
たストリップラインチャンネルの幅および長さと同一で
あることが好ましい。しかしながら、抵抗層は他の回路
の経路に適合することが必要であるならばストリップラ
インチャンネルの幅よりも狭くすることもできる。
【００１３】図４の（ａ）を参照すると、絶縁層N の下
側の一体化多層回路の底部に配置された下側接地面金属
層11C を含むシールド構造C が示されている。側壁金属
層21C は一体化構造の側壁上に形成され、下側金属層接
地面11C と接触している。典型的に、側壁金属層21C は
一体化構造の上部に延在し、絶縁層J 上に形成された第
１の埋設接地面金属層31C および絶縁層J-1 上に形成さ
れた第２の埋設接地面金属層33C と接触している。第１
の埋設接地面金属層31Cは側壁金属層21C から絶縁層J
の下方に位置する絶縁層L 上に配置されたストリップラ
イン導体111Cを越えて延在する。ストリップライン導体
111Cは介在する絶縁層によって下側接地面金属層11C か
ら適切に分離され、同様に介在する絶縁層によって埋設
接地面金属層31C から適切に分離されている。
【００１４】第１の埋設接地面金属層31C は側壁金属層
と反対側のストリップライン導体111Cの側部に位置する
導電性ビアホール列41C によって下側金属層接地面11C
に電気的に接続される。第２の埋設接地面金属層33C は
側壁金属層21C から第１の埋設接地面金属層を越えて延
在し、第１の導電性ビアホールの列41C とほぼ平行の隣
接する導電性ビアホール列43C によって下側金属層接地
面11C に電気的に接続される。ほぼ平行の隣接する導電
性ビアホールの列41C,43C は互いに関してシフトされ、
ストリップライン導体の形状にほぼ追従する。
【００１５】列41C,43C の各導電性ビアホールは絶縁層
J-1 乃至N に形成された電気的に接続されたビアホール
の列を構成する。列は例えば導体トレースと接続される
軸方向に整列したビアホールまたはずれて配置したビア
ホールから構成される。軸方向に整列したビアホールま
たはずれて配置したビアホールのいずれを使用するか
は、一体化多層回路構造の電気、熱、または機械的な一
体状態に影響を与えるファクターに依存する。
【００１６】接地面金属層11C と、側壁金属層21C と、
埋設接地面金属層31C,33C と、導電性ビアホール列41C,
43C はストリップライン111Cをその長さに沿って包囲す
るストリップラインチャンネルを形成するように延在
し、ビアホール列はストリップライン導体の形状にほぼ
追従する。本質的に、ストリップライン導体の上方の第
１の埋設接地面と、ストリップライン導体の下方の下側
接地面と、ストリップライン導体の片側の側壁金属層
と、ストリップ導体の反対側の第１の導電性ビアホール
の列はストリップライン導体周辺の領域を限定し、その
領域外の回路と結合するＲＦ信号を最小にするためにス
トリップラインの電界をその領域内に閉込めるように機
能する第１のシールド構造を含む。第２の導電性ビアホ
ールの列および第２の接地面は第１のシールド構造を包
囲する別のシールド構造を形成するので、１つだけで利
用可能な構造よりもシールド効果を増加させる。
【００１７】図４の（ｂ）を参照すると、特に別のシー
ルドを設けるために埋設接地面を被覆する抵抗層51C,53
C,55C を含む図４の（ａ）のシールド構造C の変形であ
るシールド構造C'が示されている。
【００１８】図４の（ｃ）を参照すると、図４の（ａ）
および（ｂ）のシールド構造の変形であるシールド構造
CCが示されている。シールド構造CCはストリップライン
導体111 のそれぞれの側の導電性ビアホールの列によっ
て下側接地面11に電気的に接続される２重埋設接地面13
1,133 を含む。特に、埋設接地面131 はストリップライ
ン導体111 の片側の列141 およびストリップライン導体
の反対側の列145によって下側接地面11に接続される。
埋設接地面133 はストリップライン導体111 の片側に位
置し列141 とほぼ平行の隣接する列143 によって接地面
11に接続される。埋設接地面133 はストリップライン導
体111 の反対側に位置し列145 にほぼ平行の隣接する列
147 によって接地面11にさらに接続される。シールド構
造CCはさらにシールドを設けるために埋設接地面を被覆
する抵抗層151,153,155 をさらに含む。
【００１９】上記から、本発明による他のシールド構造
は上記シールド構造のサブ構造から構成できることが認
められる。例えば、図５のシールド構造D によって示さ
れているように２列の導電性ビアホールによって下側接
地面に電気的に接続された接地面を有するシールド構造
でもよい。シールド構造D は絶縁層N の下側の一体化多
層回路の底部に配置された下側接地面金属層11D を含
む。絶縁層J 上に形成された埋設接地面金属層31D はス
トリップライン導体111Dの側面を越えて横方向に延在す
る。埋設接地面金属層31D は、ストリップライン導体11
1Dの片側に位置する導電性ビアホールの第１および第２
のほぼ平行の隣接する列41D,43D および、ストリップラ
イン導体111Dの反対側に位置する導電性ビアホールの第
３および第４のほぼ平行の隣接する列45D,47D によって
下側金属層接地面11D に電気的に接続される。図６の平
面断面図に示されているように、導電性ビアホールの第
１および第２のほぼ平行の隣接する列41D,43D は互いに
関してシフトされ、ストリップライン導体の形状にほぼ
追従し、導電性ビアホールの第３および第４のほぼ平行
の隣接する列45D,47D は互いに関してシフトされ、スト
リップライン導体の形状にほぼ追従する。
【００２０】ストリップライン導体111Dは介在する絶縁
層によって下側接地面金属層11D から適切に分離され、
同様に介在する絶縁層によって埋設接地面金属層31D か
ら適切に分離される。
【００２１】列41D,43D,45D,47D の各導電性ビアホール
は絶縁層J 乃至N に形成された電気的に接続されたビア
ホールの列を構成する。列は例えば導体トレースと接続
される軸方向に整列したビアホールまたはずれて配置し
たビアホールから構成できる。軸方向に整列したビアホ
ールまたはずれて配置したビアホールのいずれを使用す
るかは、一体化多層回路構造の電気、熱、または機械的
な一体状態に影響を与えるファクターに依存する。
【００２２】接地面金属層11D と、埋設接地面金属層31
D と、導電性ビアホール列はストリップライン導体111D
をその長さに沿って包囲するように延在し、導電性ビア
ホール列はストリップライン導体111Dの形状に追従す
る。本質的に、接地面はストリップライン導体の上方お
よび下方に位置され、２列の導電性ビアホールはストリ
ップライン導体のそれぞれの側に位置される。ストリッ
プライン導体を包囲するこれらの導電性素子はストリッ
プライン導体周辺の領域を限定し、その領域外の回路に
結合するＲＦ信号を最小にするためにストリップライン
の電界をその領域内に閉込めるように機能する。
【００２３】単一ストリップライン導体の実施例のため
にシールド構造について説明したが、例えば結合されて
もされなくなくてもよい平行のストリップラインを含む
多重ストリップライン導体はシールド構造によって包囲
できることを理解すべきである。さらに、シールドされ
るストリップライン導体は１つの層から別の層に移行で
き、その場合、埋設接地面はまた多層上に位置され、導
電性ビアホールによって適切に接続されることが可能で
ある。
【００２４】本発明のシールド構造はストリップライン
チャンネルのような導波体を有効に形成し、大きさおよ
び間隔はシールド構造を構成する一体化多層回路構造を
形成するために使用される特定の適用および特定の処理
の許容誤差に依存する。一般に、導電性ビアホール間の
間隔は実用できるように接近すべきであり、例えばその
間隔は関係する最高周波数の１／８波長よりも少なく、
機械的な一体状態を維持するように十分に間隔を隔てて
いる。
【００２５】接地面間隔（すなわちストリップライン導
体の上方とその下方に位置する接地面間の間隔）は所定
の誘電定数およびストリップライン導体幅を有するのに
十分に小さい特性インピーダンスに対して選択されるの
で、要求される正確性は一体化多層回路構造を形成する
ために使用される処理の許容誤差内にある。言換える
と、コンパクト化のために、接地面間隔は要求される正
確性を維持しながら使用できるように小さく形成され
る。ＲＦ損失もまた接地面間隔のファクターである。
【００２６】チャンネル幅（すなわち側壁金属層および
導電性バイアス列の間の距離またはストリップ導体の一
方の側の導電性バイアス列間の距離）はストリップライ
ン導体の特性インピーダンスに影響を与えるように狭く
してはならず、またＴＥ10モードを励起するほど大きく
てもいけない。それはＴＥＭモードのみを設定するため
である。したがって、チャンネル幅は動作周波数に依存
する。
【００２７】本発明のストリップラインシールド構造は
例えば文献（William A. Vitriol氏他、1983年、ISHM P
roceedings、593 乃至598 頁、Ramona G. Pond氏他、19
86年、ISHM Proceedings、461 乃至472 頁、H.T.Sawhil
l 氏他、1986年、ISHM Proceedings、268 乃至271 頁）
に開示されたような低温度共焼成方法にしたがって構成
される。
【００２８】低温度共焼成方法によると、ビアホールは
所望の多層回路の所望のビアホール形態によって限定さ
れた位置にある複数の緑色厚膜テープ層に形成される。
ビアホールは例えばスクリーン印刷によって適切な充填
材料によって充填される。ストリップライン導体および
埋設接地面を含む導電性トレースに対する導体金属層は
例えばスクリーン印刷によって個々のテープ層上に付着
され、受動素子を形成する材料もまたテープ層上に付着
される。テープ層は緑色セラミックテープに含まれた有
機材料を除去して固体セラミック基体を形成する予め定
められた時間に対して１２００℃未満（典型的には８５
０℃）の温度で積層にされて焼成される。下側接地面金
属層および任意の側壁金属層を含む外面金属層は既知の
技術によって適用できる。
【００２９】本発明のシールド構造は例えば高温度共焼
成セラミックス、硬質セラミック多層の単一焼成技術、
および積層にされた軟質基体法を含む一体化多層回路構
造を形成する他の技術によって構成できる。
【００３０】上述の説明において、シールド構造はスト
リップラインの電界をシールド構造によって限定された
領域内に閉込めるストリップライン構造を効果的に一体
に形成し、その領域外の回路に結合することを最小にす
る一体化多層回路構造に構成されたストリップライン構
造に対するストリップラインシールド構造が開示され
た。
【００３１】以上、本発明の特定の実施例が説明され示
され、種々の変更および変化は添付特許請求の範囲によ
って限定されるような本発明の技術的範囲から逸脱する
ことなく当業者によって為される。
【図面の簡単な説明】
【図１】本発明のシールド構造の概略的な側断面図。
【図２】図１のシールド構造の概略的な平面断面図。
【図３】本発明の別のシールド構造の概略的な側断面
図。
【図４】本発明の別のシールド構造の概略的な側断面
図。
【図５】本発明の別のシールド構造の概略的な側断面
図。
【図６】シールド構造の導電性ビアホール列がシールド
されるストリップライン導体の形状にどの様に追従する
かを示す図５のシールド構造の概略的な平面断面図。
【符号の説明】
A …シールド構造、11A …下側接地面金属層、21A …側
壁金属層、31A …埋設接地面金属層、111A…ストリップ
ライン導体、41A,43A …導電性ビアホール列、51B,53B,
55B …抵抗層、N,J-1 〜J-3 …絶縁層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クレイグ・シヨダ アメリカ合衆国、カリフオルニア州 90504、トアランス、ウイルキー・アベニ ユー 16201 (72)発明者 ジヨセフ・エヌ・オーウエンス アメリカ合衆国、カリフオルニア州 90405、サンタ・モニカ、マリン・ストリ ート 2210

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 複数の絶縁層と、底面と、ストリップラ
    イン導体をシールドする側壁表面とを有する一体化多層
    回路構造中のストリップラインシールド構造において、 一体化多層回路構造の底面上に形成された下側接地面金
    属層と、 一体化多層回路構造の予め定められた絶縁層間に形成さ
    れた埋設接地面金属層と、 前記下側接地面と前記埋設接地面金属層の間に電気的に
    接続され、ストリップラインの片側に配置されてその長
    さに沿って延在する第１の導電手段と、 前記下側接地面と前記埋設接地面金属層の間に電気的に
    接続され、ストリップラインの反対側に配置されてその
    長さに沿って延在する第２の導電手段とを具備している
    ことを特徴とするストリップラインシールド構造。
  2. 【請求項２】 前記第１の導電手段は一体化多層回路構
    造の側壁上に付着された金属層を具備し、前記第２の導
    電手段は２列の導電性ビアホールを具備している請求項
    １記載のシールド構造。
  3. 【請求項３】 前記第１および第２の導電手段は２列の
    導電性ビアホールを具備している請求項１記載のシール
    ド構造。
  4. 【請求項４】 予め定められた絶縁層間に形成され、前
    記埋設接地面金属層上を覆って配置されている抵抗層を
    さらに含んでいる請求項１記載のシールド構造。
  5. 【請求項５】 複数の絶縁層と、底面と、ストリップラ
    イン導体をシールドする側壁表面とを有する一体化多層
    回路構造中のストリップシールド構造において、 一体化多層回路構造の底面上に形成された下側接地面金
    属層と、 一体化多層回路構造の予め定められた絶縁層間に形成さ
    れた第１の埋設接地面金属層と、 前記第１の埋設接地面金属層の上方に配置され、絶縁層
    によってそこから分離されている第２の埋設接地面金属
    層と、 前記下側接地面と前記埋設接地面金属層の間に電気的に
    接続され、ストリップラインの片側に配置されてその長
    さに沿って延在する第１の導電手段と、 前記上側接地面と前記埋設接地面金属層の間に電気的に
    接続され、ストリップラインの反対側に配置されてその
    長さに沿って延在する第２の導電手段とを具備している
    ことを特徴とするストリップラインシールド構造。
  6. 【請求項６】 前記第１の導電手段は側壁金属層を具備
    し、前記第２の導電手段は第１および第２の隣接する導
    電性ビアホールの列を具備し、前記第１の導電性ビアホ
    ールの列は前記第１の埋設接地面に接続され、前記第２
    の導電性ビアホールの列は前記第２の埋設接地面に接続
    されていることを特徴とする請求項５記載のシールド構
    造。
  7. 【請求項７】 前記第１の導電手段は第１のグループの
    ２つの隣接する導電性ビアホールの列を具備し、第１の
    グループの２つの列の一方は前記第１の埋設接地面金属
    層に接続され、他方は前記第２の埋設接地面金属層に接
    続され、前記第２の導電手段は第２のグループの２つの
    隣接する導電ビアホールの列を具備し、前記第２のグル
    ープの２つの列の一方は前記第１の埋設接地面に接続さ
    れ、他方は前記第２の埋設接地面に接続されていること
    を特徴とする請求項５記載のシールド構造。
  8. 【請求項８】 予め定められた絶縁層間に形成され、前
    記第２の埋設接地面金属層の上方に配置されている抵抗
    層をさらに含んでいる請求項５記載のシールド構図。
  9. 【請求項９】 前記第１の導電手段は側壁金属層を具備
    し、前記第２の導電手段は第１および第２の隣接する導
    電性ビアホールの列を具備し、前記第１の導電性ビアホ
    ールの列は前記第１の埋設接地面に接続され、前記第２
    の導電性ビアホールの列は前記第２の埋設接地面に接続
    されていることを特徴とする請求項８記載のシールド構
    造。
  10. 【請求項１０】 前記第１の導電手段は第１のグループ
    の２つの隣接する導電性ビアホールの列を具備し、第１
    のグループの２つの列の一方は前記第１の埋設接地面金
    属層に接続され、他方は前記第２の埋設接地面金属層に
    接続され、前記第２の導電手段は第２のグループの２つ
    の隣接する導電ビアホールの列を具備し、前記第２のグ
    ループの２つの列の一方は前記第１の埋設接地面に接続
    され、他方は前記第２の埋設接地面に接続されているこ
    とを特徴とする請求項８記載のシールド構造。
JP4067519A 1991-03-27 1992-03-25 低温度共焼成セラミツク中のストリツプラインシールド構造 Pending JPH0595209A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/675,763 US5150088A (en) 1991-03-27 1991-03-27 Stripline shielding techniques in low temperature co-fired ceramic
US675763 2000-09-29

Publications (1)

Publication Number Publication Date
JPH0595209A true JPH0595209A (ja) 1993-04-16

Family

ID=24711878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4067519A Pending JPH0595209A (ja) 1991-03-27 1992-03-25 低温度共焼成セラミツク中のストリツプラインシールド構造

Country Status (7)

Country Link
US (1) US5150088A (ja)
EP (1) EP0506062A3 (ja)
JP (1) JPH0595209A (ja)
KR (1) KR940006510B1 (ja)
AU (1) AU647251B2 (ja)
CA (1) CA2063121A1 (ja)
IL (1) IL101236A0 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10501396A (ja) * 1994-06-06 1998-02-03 ベルサウス コーポレイション 高度インテリジェントネットワークにおける呼量の取り次ぎ

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184736B1 (en) 1992-04-03 2001-02-06 Compaq Computer Corporation Sinusoidal radio-frequency clock distribution system for synchronization of a computer system
US5278524A (en) * 1992-05-11 1994-01-11 Mullen Urban E Multi-layered printed circuit board with transmission line capabilities
US5461196A (en) * 1992-12-02 1995-10-24 Hughes Aircraft Company Low temperature co-fired ceramic (LTCC) high density interconnect package with circuitry within the cavity walls
US5384555A (en) * 1993-01-26 1995-01-24 Harris Corporation Combined RF and digital/DC signalling interconnect laminate
GB2282270B (en) * 1993-03-31 1996-12-04 Motorola Inc Switch circuit and method therefor
US5359488A (en) * 1993-06-21 1994-10-25 Westinghouse Electric Corporation Packaging system for a standard electronic module
US5376759A (en) * 1993-06-24 1994-12-27 Northern Telecom Limited Multiple layer printed circuit board
US5453750A (en) * 1993-12-23 1995-09-26 Hughes Aircraft Company Coaxial microstrip-to-microstrip interconnection system
US5471181A (en) * 1994-03-08 1995-11-28 Hughes Missile Systems Company Interconnection between layers of striplines or microstrip through cavity backed slot
US5644272A (en) * 1996-03-05 1997-07-01 Telefonaktiebolaget Lm Ericsson High frequency balun provided in a multilayer substrate
AU4161297A (en) * 1996-08-30 1998-03-19 Whitaker Corporation, The Improved isolation in multi-layer structures
JPH10126307A (ja) * 1996-10-21 1998-05-15 Murata Mfg Co Ltd 高周波複合部品
US6133805A (en) * 1996-10-31 2000-10-17 The Whitaker Corporation Isolation in multi-layer structures
JPH10200311A (ja) * 1997-01-14 1998-07-31 Nec Corp 裏面接地導体付きコプレーナウエーブガイド線路
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
JP3366552B2 (ja) * 1997-04-22 2003-01-14 京セラ株式会社 誘電体導波管線路およびそれを具備する多層配線基板
US6178311B1 (en) * 1998-03-02 2001-01-23 Western Multiplex Corporation Method and apparatus for isolating high frequency signals in a printed circuit board
US6072375A (en) * 1998-05-12 2000-06-06 Harris Corporation Waveguide with edge grounding
US6163233A (en) * 1998-07-30 2000-12-19 Harris Corporation Waveguide with signal track cross-over and variable features
US6236572B1 (en) 1999-02-04 2001-05-22 Dell Usa, L.P. Controlled impedance bus and method for a computer system
AU2001268289A1 (en) 2000-06-09 2001-12-17 Synergy Microwave Corporation Multi-layer microwave circuits and methods of manufacture
US6535083B1 (en) * 2000-09-05 2003-03-18 Northrop Grumman Corporation Embedded ridge waveguide filters
US6483404B1 (en) * 2001-08-20 2002-11-19 Xytrans, Inc. Millimeter wave filter for surface mount applications
US6917265B2 (en) * 2003-05-22 2005-07-12 Synergy Microwave Corporation Microwave frequency surface mount components and methods of forming same
US20050088258A1 (en) * 2003-10-27 2005-04-28 Xytrans, Inc. Millimeter wave surface mount filter
KR100626647B1 (ko) * 2003-11-06 2006-09-21 한국전자통신연구원 비아를 이용한 도파관 필터
US7030719B2 (en) * 2004-01-16 2006-04-18 Northrop Grumman Corporation Method for tuning the center frequency of embedded microwave filters
WO2006104613A2 (en) 2005-03-01 2006-10-05 X2Y Attenuators, Llc Conditioner with coplanar conductors
CN102117948B (zh) * 2010-12-28 2014-07-16 中国兵器工业第二0六研究所 复合材料带状线波导
CN110459852A (zh) * 2019-07-20 2019-11-15 中国船舶重工集团公司第七二四研究所 一种复合材料带状线功分器及实现方法
EP4195402A1 (en) 2021-12-13 2023-06-14 Nxp B.V. Rf component and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60253303A (ja) * 1984-05-30 1985-12-14 Hitachi Ltd マイクロストリツプ線路
JPS6469106A (en) * 1987-08-17 1989-03-15 Gore & Ass Dielectric waveguide with higher degree mode suppressing layer
JPH01135102A (ja) * 1987-10-02 1989-05-26 American Teleph & Telegr Co <Att> セラミックパッケージ
JPH02268502A (ja) * 1989-04-11 1990-11-02 Mitsubishi Electric Corp マイクロ波集積回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3533023A (en) * 1967-09-19 1970-10-06 Motorola Inc Multilayered circuitry interconnections with integral shields
US3898594A (en) * 1973-11-02 1975-08-05 Trw Inc Microwave semiconductor device package
US3895435A (en) * 1974-01-23 1975-07-22 Raytheon Co Method for electrically interconnecting multilevel stripline circuitry
JPS54131851A (en) * 1978-04-04 1979-10-13 Mitsubishi Electric Corp Multi-layer transmission line assembly
JPS5894202A (ja) * 1981-11-28 1983-06-04 Mitsubishi Electric Corp マイクロ波回路
DE3321779A1 (de) * 1982-07-06 1984-01-12 General Electric Co., Schenectady, N.Y. Mikrostreifenleitung und verfahren zu ihrer herstellung
US4758922A (en) * 1986-11-14 1988-07-19 Matsushita Electric Industrial Co., Ltd. High frequency circuit having a microstrip resonance element
US4845311A (en) * 1988-07-21 1989-07-04 Hughes Aircraft Company Flexible coaxial cable apparatus and method
US4899118A (en) * 1988-12-27 1990-02-06 Hughes Aircraft Company Low temperature cofired ceramic packages for microwave and millimeter wave gallium arsenide integrated circuits
US4904968A (en) * 1989-04-07 1990-02-27 Tektronix, Inc. Circuit board configuration for reducing signal distortion
CA2033137C (en) * 1989-12-22 1995-07-18 Kenjiro Higaki Microwave component and method for fabricating substrate for use in microwave component

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60253303A (ja) * 1984-05-30 1985-12-14 Hitachi Ltd マイクロストリツプ線路
JPS6469106A (en) * 1987-08-17 1989-03-15 Gore & Ass Dielectric waveguide with higher degree mode suppressing layer
JPH01135102A (ja) * 1987-10-02 1989-05-26 American Teleph & Telegr Co <Att> セラミックパッケージ
JPH02268502A (ja) * 1989-04-11 1990-11-02 Mitsubishi Electric Corp マイクロ波集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10501396A (ja) * 1994-06-06 1998-02-03 ベルサウス コーポレイション 高度インテリジェントネットワークにおける呼量の取り次ぎ

Also Published As

Publication number Publication date
AU1319692A (en) 1992-10-01
AU647251B2 (en) 1994-03-17
IL101236A0 (en) 1992-11-15
CA2063121A1 (en) 1992-09-28
EP0506062A2 (en) 1992-09-30
KR940006510B1 (ko) 1994-07-21
EP0506062A3 (en) 1993-03-17
KR920019001A (ko) 1992-10-22
US5150088A (en) 1992-09-22

Similar Documents

Publication Publication Date Title
JPH0595209A (ja) 低温度共焼成セラミツク中のストリツプラインシールド構造
JP2874120B2 (ja) キャパシタ装置
US6430030B2 (en) High k dielectric material with low k dielectric sheathed signal vias
US5144526A (en) Low temperature co-fired ceramic structure containing buried capacitors
JPH05235612A (ja) 異なる寸法の伝送構造間の一定インピーダンス転移部
US5602421A (en) Microwave monolithic integrated circuit package with improved RF ports
JPS63249394A (ja) 多層回路基板
US5610569A (en) Staggered horizontal inductor for use with multilayer substrate
JPH05299906A (ja) 高周波多層集積回路
US5461196A (en) Low temperature co-fired ceramic (LTCC) high density interconnect package with circuitry within the cavity walls
JPH11150371A (ja) 多層回路基板
JPH06267790A (ja) 積層貫通型コンデンサアレイ
US5834991A (en) Thick film lange coupler
US20160174419A1 (en) Shielded RF Transmission Lines in Low Temperature Co-fired Ceramic Constructs and Method of Making Same
JPH0878912A (ja) ストリップ線路を有する多層回路基板
JP3784185B2 (ja) 電子部品搭載用配線基板
JP3670515B2 (ja) 多層配線基板
JPH05347227A (ja) 積層薄膜コンデンサ
JP4177849B2 (ja) 電子部品搭載用配線基板および電子装置
JPH10190307A (ja) 高周波モジュール
JPH11330711A (ja) 多層基板
JP2001326298A (ja) キャパシタ内蔵インターポーザ及びその製造方法
JPH0754875B2 (ja) 高周波回路基板
JPH0225276B2 (ja)
JPH06283909A (ja) マイクロストリップラインの回路素子