JPH0615309U - 多層伝送線路 - Google Patents

Abstract

(57)【要約】 【目的】 シールドケースが不要であり、マイクロスト
リップ線路を形成した基板内部の同一平面に、該マイク
ロストリップ線路に近接して形成できる多層伝送線路を
提供する。 【構成】第１のアース電極３、第１の誘電体セラミック
層１ａ、マイクロストリップ線路２、第２誘電体セラミ
ック層１ｂ及び第２のアース電極４を積層した多層伝送
線路１０において、前記第１及び第２の誘電体セラミッ
ク層１ａ、１ｂに、前記マイクロストリップ線路２の周
囲で前記第１のアース電極３と第２のアース電極４とに
接続する複数のビアホール６を形成した。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はマイクロストリップ線路が内部に配置された多層伝送線路に関するも のである。

【０００２】

【従来の技術及びその問題点】

従来のマイクロストリップ線路が内部に配置された多層伝送線路は、第１のア ース電極、第１の誘電体セラミック層、マイクロストリップ線路、第２誘電体セ ラミック層及び第２のアース電極を積層した多層構造であった。

【０００３】 このため、マイクロストリップ線路が第１及び第２のアース電極によって挟持 された厚み方向では、マイクロストリップ線路から放射される高周波成分は、遮 断されるものの、マイクロストリップ線路が形成された平面方向では、高周波成 分が放射されてしまう。このため、このような多層伝送線路は、最終的にシール ドケースに収納して使用されていた。また、マイクロストリップ線路が形成され た同一平面には、その他の内部配線などを形成すると、不要な発振が発生したり 回路動作上、誤動作が発生しやすい。このため、内部配線の形成が困難であった り、マイクロストリップ線路から充分に離した位置で配線パターンを形成しなく てはならず、多層伝送線路の高密度配線及び小型化に対して大きな障害であった 。

【０００４】 本考案は、上述の問題点に鑑みて案出されたものであり、その目的は、シール ドケースへの収納が不要であり、マイクロストリップ線路を形成した基板内部の 同一平面に、該マイクロストリップ線路に近接して形成できる多層伝送線路を提 供することにある。

【０００５】

【課題を解決するための手段】

本考案に係る多層伝送線路は、第１のアース電極、第１の誘電体セラミック層 、マイクロストリップ線路、第２誘電体セラミック層及び第２のアース電極が順 次積層されて成る多層伝送線路において、前記第１及び第２の誘電体セラミック 層は、前記マイクロストリップ線路の周辺位置に前記第１のアース電極と第２の アース電極とを接続する複数のビアホールが形成されている多層伝送線路である 。

【０００６】

【作用】

本考案に係る多層伝送線路では、マイクロストリップ線路から放射される高周 波成分において、基板の厚み方向は、第１及び第２のアース電極で遮断され、ま た、基板の平面方向はは、マイクロストリップ線路の周囲に形成し、且つ第１及 び第２のアース電極と接続する複数のビアホールによって有効に遮断できる。

【０００７】 このため、全体の多層伝送線路を従来のように、シールドケース内に収納する 必要がなく、また、マイクロストリップ線路の周囲に形成したアースビアホール を境界として、その外周に所定配線パターンを形成し、さらに素子を形成するこ とができるため、多層伝送線路に、所定回路を一体化することが可能となり、高 密度実装に適した多層伝送線路になる。

【０００８】

【実施例】

以下、本考案を図面に基づいて詳説する。

【０００９】 図１〜図６は、本考案の一実施例が採用された多層伝送線路を示す。尚、図１ は多層伝送線路の表面側の平面図、図２は裏面側の平面図、図３は図１中のＸ− Ｘ線断面図、図４はＹ−Ｙ線断面図、図５は分解斜視図である。尚、図に示す多 層伝送線路は、もっとも積層数の少ないものである。

【００１０】 多層伝送線路１０は、２枚の誘電体グリーンシートを焼成して形成される誘電 体セラミック層１ａ、１ｂから成る多層誘電体基板本体１と、基板本体１内部に 形成されたマイクロストリップ線路２、内部配線５、基板本体１の一方主面（裏 面側）に形成された第１のアース電極３、基板本体１の他方主面（表面側）に形 成された第２のアース電極４と、マイクロストリップ線路２の周囲で、第１のア ース電極３と第２のアース電極４と接続するビアホール６とから主に構成されて いる。

【００１１】 多層誘電体基板本体１は、所定誘電率を有するガラス−セラミックから成る誘 電体グリーンシートを積層し、焼成して一体化する誘電体層１ａ、１ｂから構成 されている。尚、基板本体１の裏面側の誘電体層１ａとする。

【００１２】 マイクロストリップ線路２は、前記基板本体１を構成する誘電体セラミック層 １ａ、１ｂとの間に基板本体１の長手方向に延出して形成されている。

【００１３】 第１のアース電極３は、多層誘電体基板本体１の裏面側に前記マイクロストリ ップ線路２の形成領域を被覆する位置に形成されている。

【００１４】 第２のアース電極４は、多層誘電体基板本体１の表面側に前記マイクロストリ ップ線路２の形成領域を被覆する位置に形成されている。

【００１５】 内部配線５は、マイクロストリップ線路２が形成された誘電体セラミック層１ ａ、１ｂ間にマイクロストリップ線路２の周囲に所定配線網となるように形成さ れている。

【００１６】 アース用ビアホール６は、誘電体セラミック層１ａ、１ｂを貫き、基板本体１ の裏面及び表面に配置されるアース電極３、４と接続し、アース電位となってい る。

【００１７】 尚、基板本体１の表面には、アース電極４の周囲に所定表面配線８が形成され 、上述のアース用ビアホール６と異なり、第２の誘電体セラミック層１ｂを貫通 する接続用ビアホール７ｂによって、内部配線５と接続している。さらにその表 面配線上に各種電子部品素子１１が搭載されている。また、基板本体１の裏面に は、アース電極３の周囲に所定裏面配線９及び出力端子１２が形成されている。

【００１８】 また、裏面配線９の他に、厚膜抵抗体などの厚膜電子部品素子を形成してもよい 。この裏面配線９や出力端子１２は、アース用ビアホール６と異なり、第１の誘 電体セラミック層１ａを貫通する接続用ビアホール７ａを介して内部配線５やさ らに接続用ビアホール７ｂを介して表面配線８などに接続している。

【００１９】 次に、上述した多層伝送線路の製造方法について説明する。

【００２０】 まず、ガラス−セラミックなどからなる誘電体セラミック層１ａ、１ｂとなる 誘電体グリーンシートを周知のテープ成型法によって形成する。尚、誘電体グリ ーンは、生産性を向上するために、複数の伝送線路が抽出できる寸法となってい る。尚、以下の形成工程は、１つの伝送線路に着目して説明をおこなう。

【００２１】 次に、誘電体セラミック層１ａ、１ｂとなる誘電体グリーンシートに、ビアホ ール６となる貫通穴、内部配線５と表裏面配線８、９を接続する接続用ビアホー ル７ａ、７ｂとなる貫通穴を夫々パンチ加工により所定位置形成する。

【００２２】 次に、誘電体セラミック層１ａとなる誘電体グリーンシートに形成した貫通穴 にビアホール６、７ａの導体となるＡｇ系の貫通穴充填用導電性ペーストを用い て、スクリーン印刷法などで、貫通穴に導電性ペーストを充填する。尚、この時 、同時に貫通穴の周囲にビアホール６間に接続信頼性を向上させるためのビアホ ールランド電極６０を形成する。さらに、誘電体セラミック層１ａにマイクロス トリップ線路２及び内部配線５となる電極パターンとＡｇ系の導電性ペーストを 用いて、スクリーン印刷法などで形成する。その後、この誘電体グリーンシート を乾燥して導電性ペーストを含まれる有機溶剤を揮発させる。

【００２３】 次に、誘電体セラミック層１ｂとなる誘電体グリーンシートに形成した貫通穴 にビアホール６、７ｂの導体となるＡｇ系の貫通穴充填用導電性ペーストを用い て、スクリーン印刷法などで、貫通穴に導電性ペーストを充填する。その後、こ の誘電体グリーンシートを乾燥して導電性ペーストを含まれる有機溶剤を揮発さ せる。

【００２４】 次に、上述の誘電体セラミック層１ａ上に誘電体セラミック層１ｂを位置合わ せを行い、所定条件で熱圧着して積層体を形成する。その後、個々の多層伝送線 路が最終の分割工程で容易に分割できるように分割溝をプレス加工により形成す る。

【００２５】 次に、上述の積層体を焼成して、誘電体グリーンシート、マイクロストリップ 線路２及び内部配線５、及びビアホール６、７ａ、７ｂを一体焼結する。この焼 成工程には、第１段階として、誘電体グリーンシートに含まれる有機ビヒクル成 分を除去する脱バイ工程と、完全に一体化させる焼結工程とからなる。焼結条件 として、中性もしくは酸化性雰囲気中で約９００℃で焼結される。これにより、 第１及び第２の誘電体グリーンシートは焼結し一体化して、誘電体セラミック層 １ａ、１ｂ（焼結後には、誘電体層１ａ、１ｂの区別は困難）となり、誘電体セ ラミック層１ａ、１ｂ間にはマイクロストリップ線路２及び内部配線５が形成さ れ、誘電体層１ａ、１ｂ中には、ビアホール６、７ａ、７ｂが配置される。

【００２６】 次に、焼結された基板本体１の両主面にアース電極３、４及び表面配線８、裏 面配線９、出力端子１２などを形成する。具体的には、基板本体１の表面に、Ｃ ｕ系導電性ペーストを用いて、マイクロストリップ線路２の形成位置上に、ビア ホール６に接続するアース電極４となる電極パターンをスクリーン印刷法によっ て形成する。この時、同時に、内部配線５とビアホール７ｂを介して接続する表 面配線８となる配線パターンを形成し、その後乾燥する。次に、基板本体１の裏 面に、Ｃｕ系導電性ペーストを用いて、マイクロストリップ線路２の形成位置上 に、ビアホール６に接続するアース電極３となる電極パターンをスクリーン印刷 法によって形成する。この時、同時に、内部配線５とビアホール７ａを介して接 続する裏面配線９となる配線パターン及び出力端子１２となる端子パターンを形 成し、その後乾燥する。

【００２７】 次に、基板本体１の表面及び裏面に形成した夫々電極パターン、配線パターン を基板本体１に焼きつける。具体的には、これらの電極パターン、配線パターン をＣｕ系導電性ペーストで形成したたため、焼成条件は、中性もしくは還元性雰 囲気で、且つＡｇ系導体であるビアホール６、７ａ、７ｂとの共晶反応を防止す るために、約８００℃以下で焼成する。尚、低温焼成で焼成可能なＣｕ系ペース トとして、デュポン社製＃６００１などが例示できる。

【００２８】 次に、表面配線８上に各種電子部品素子１１を半田接合して、上述の分割溝に そって分割する。これにより、図１に示す多層伝送線路が達成される。

【００２９】 尚、上述の製造工程では、表裏面側のアース電極３、４、表面配線８などをＣ ｕ系導体で形成したのは、マイグレーション性にすぐれ、表裏面において、高密 度の配線パターンが可能であるためであって、高密度を要求されない場合には、 これらの電極パターン、配線パターンをＡｇ系導体で形成して、誘電体グリーン シート、マイクロストリップ線路、内部配線、ビアホールと表面側の電極パター ン、配線パターンを一括して、焼結できる。

【００３０】 また、表面及び裏面の配線パターンの焼きつけ工程と同時に、厚膜抵抗体を形 成する場合には、焼成条件に応じて、抵抗体ペーストとして珪素物ペースト（中 性、もしくは還元性雰囲気で焼成可能）や酸化ルテニウムペースト（中性、もし くは酸化性雰囲気で焼成可能）を、配線パターンの印刷時に同時に印刷すればよ い。

【００３１】 上述のように形成された多層伝送線路においては、以下のような作用・効果が 期待できる。

【００３２】 基板本体１の内部配置されたマイクロストリップ線路２は、基板１の厚み方 向においては、アース電極３及び４に、また基板１の平面方向においては、アー ス電極３、４と接続し、ビアホール６によって囲まれているので、マイクロスト リップ線路２から放射される高周波成分を遮断できる。このため、多層伝送線路 を通常の電子部品のよう、シールドケースに収納することなく、大型配線基板上 に接続して使用できる。尚、基板本体１の裏面に形成した出力端子は大型配線基 板の所定配線パッドに接続し、アース電極３は大型配線基板のアース電位のパッ ドに接続される。

【００３３】 特に、平面方向に放射される高周波成分を遮断するために、図６に示すように 複数のビアホール６間のピッチＬを１．０ｍｍ以下、より好ましくは０．７ｍｍ 以下として、さらにランド電極６０間の距離を０．５ｍｍ以下、より好ましくは は０．２ｍｍ以下としすると、有効に高周波成分が遮断できる。尚、このように ビアホール径に比較して、直径が大きいランド電極６０を設けることにより、積 層による位置ずれが若干生じても、信頼性が高く接続が可能となる。

【００３４】 また、ビアホール６によって、マイクロストップ線路２から放射される平面 方向の高周波成分の影響が抑制できるため、マイクロストップ線路２を形成した 誘電体セラミック層１ａ、１ｂ間に、ビアホール６を境界として、その周囲に内 部配線５を形成できる。また、基板本体１の表面及び裏面のアース電極３、４の 周囲にも、表面配線８、裏面配線９を形成できるため、多層伝送線路内に所定回 路を作成することができ、多層伝送線路の高密度化、小型化が達成できる。

【００３５】 （他の実施例） 上述の多層伝送線路では、アース電極３、４が基板本体の表面及び裏面に露出 しているが、誘電体グリーンシートを例えば４枚以上用いて、図７に示すように アース電極７３、７４をも基板本体７１内に配置することができる。尚、図７は 表面配線８、裏面配線９を省略した基板本体７１部分の分解斜視図である。

【００３６】 図７に示すように、図下部側から第１の誘電体セラミック層７１ａとなる誘電 体グリーンシート上に第１のアース電極７３を形成し、第２の誘電体セラミック 層７１ｂとなる誘電体グリーンシート上にマイクロストリップ線路７２及び内部 配線７５を形成し、第３の誘電体セラミック層７１ｃとなる誘電体グリーンシー ト上に第２のアース電極７４を形成する。尚、第２の誘電体セラミック層７１ｂ となる誘電体グリーンシート及び第３の誘電体セラミック層７１ｃとなる誘電体 グリーンシートには、その層を貫通し、第１及び第２のアース電極７３、７４に 接続し、マイクロストリップ線路７２の周囲を取り囲む複数のビアホール７６が 形成されている。また、第１乃至第４の誘電体セラミック層７１ａ〜７１ｄとな る誘電体グリーンシートには、表面及び裏面配線（図示せず）と内部配線５とを 接続するビアホール７７を形成する。

【００３７】 このような構成にすることにより、基板本体７１内に、マイクロストリップ線 路７２、アース電極７３、７４を配置することができ、上述した作用・効果を奏 することができ、さらに、基板本体１の表面及び裏面において、他の回路を高密 度で形成するすることが容易となり、一層の小型化が達成される。さらに、４枚 以上の誘電体グリーンシートを用いれば、例えば内部配線の形成部分の許容範囲 が増し、例えばアース電極７４が形成された誘電体セラミック層間と異なるアー ス電極７４の上部部分でも内部配線を形成することができる。

【００３８】 また、シールド効果を達成するためには、アース電極を広い範囲でアース電位 に落とすことが望ましいので、基板本体１の裏面側、即ち大型配線基板と接合さ れる側の第１のアース電極３のみを露出するように、焼成した基板本体７１の裏 面に上述のように第１のアース電極７３を形成しても構わない。

【００３９】 尚、上述の説明では、マイクロストリップ線路２、７２は、インンダクタンス 成分を導出しているが、このマイクロストリップ線路２、７２とアース電極３、 ４、７３、７４間に容量成分を発生させて、マイクロストリップ線路２、７２と アース電極３、４、７３、７４とで同軸型誘電体共振器として用いることもでき る。

【００４０】

【考案の効果】

以上のように本考案では、第１のアース電極、第１の誘電体セラミック層、マ イクロストリップ線路、第２誘電体セラミック層及び第２のアース電極を積層し 且つ、第１及び第２の誘電体セラミック層に、前記マイクロストリップ線路の周 囲で前記第１のアース電極と第２のアース電極とに接続する複数のビアホールを 形成したため、マイクロストリップ線路から放射される高周波成分を、第１及び 第２のアース電極及びビアホールで遮断できので、従来のようなシールドケース に収納することが不要となり、さらに、マイクロストリップ線路の周囲に形成し たアースビアホールを境界として、その外周に所定配線パターンを形成でき、高 密度実装可能で小型の多層伝送線路になる。

【図面の簡単な説明】

【図１】本考案の多層伝送線路の表面側の平面図であ
る。

【図２】多層伝送線路の裏面側の平面図である。

【図３】図１中、Ｘ−Ｘ線断面図である。

【図４】図１中、Ｙ−Ｙ線断面図である。

【図５】本考案の多層伝送線路の基板本体の分解斜視図
である。

【図６】ビアホールの拡大平面図である。

【図７】本考案の他の実施例の多層伝送線路の基板本体
の分解斜視図である。

【符号の説明】

１０・・・多層伝送線路 １、７１・・・基板本体 ２、７２・・・マイクロストリップ ３、７３・・・第１のアース電極 ４、７４・・・第２のアース電極 ５、７５・・・内部配線 ６、７６・・・アース用ビアホール ７ａ、７ｂ・・・接続用ビアホール ８ ・・・表面側配線 ９ ・・・裏面側配線 １１・・・電子部品素子

───────────────────────────────────────────────────── フロントページの続き (72)考案者 藤井 靖人 鹿児島県国分市山下町１番１号 京セラ株 式会社鹿児島国分工場内 (72)考案者 田中 省悟 鹿児島県国分市山下町１番１号 京セラ株 式会社鹿児島国分工場内 (72)考案者 中村 成男 鹿児島県国分市山下町１番１号 京セラ株 式会社鹿児島国分工場内

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 第１のアース電極、第１の誘電体セラミ
   ック層、マイクロストリップ線路、第２誘電体セラミッ
   ク層及び第２のアース電極が順次積層されて成る多層伝
   送線路において、 前記第１及び第２の誘電体セラミック層は、前記マイク
   ロストリップ線路の周辺位置に前記第１のアース電極と
   第２のアース電極とを接続する複数のビアホールが形成
   されていることを特徴とする多層伝送線路。