KR960005617A - 고입력 임피던스 회로 및 반도체 장치 - Google Patents

고입력 임피던스 회로 및 반도체 장치 Download PDF

Info

Publication number
KR960005617A
KR960005617A KR1019950023117A KR19950023117A KR960005617A KR 960005617 A KR960005617 A KR 960005617A KR 1019950023117 A KR1019950023117 A KR 1019950023117A KR 19950023117 A KR19950023117 A KR 19950023117A KR 960005617 A KR960005617 A KR 960005617A
Authority
KR
South Korea
Prior art keywords
transistor
input terminal
emitter
signal
input
Prior art date
Application number
KR1019950023117A
Other languages
English (en)
Other versions
KR0161364B1 (ko
Inventor
마사루 하시모또
Original Assignee
사또 후미오
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또 후미오, 가부시끼가이샤 도시바 filed Critical 사또 후미오
Publication of KR960005617A publication Critical patent/KR960005617A/ko
Application granted granted Critical
Publication of KR0161364B1 publication Critical patent/KR0161364B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L5/00—Apparatus for, or methods of, measuring force, work, mechanical power, or torque, specially adapted for specific purposes
    • G01L5/0052—Apparatus for, or methods of, measuring force, work, mechanical power, or torque, specially adapted for specific purposes measuring forces due to impact
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/09—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by piezoelectric pick-up
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/02—Control of operating function, e.g. switching from recording to reproducing
    • G11B19/04—Arrangements for preventing, inhibiting, or warning against double recording on the same blank or against other recording or reproducing malfunctions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Amplifiers (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

바이폴라민의 프로세스로 형성할 수 있으므로 큰 저항이 필요치 않으므로, 외부에서 부가할 필요가 없는 고입력 임피던스 회로 및 이 회로를 구비한 반도체 장치를 제공한다.
고입력 임피던스 회로는, 차동쌍을 이루고 증폭기의 입력을 구성하는 제1극성(NPN)의 트랜지스터의 한쪽의 트랜지스터(Q2)의 베이스를 정(+)의 입력단으로 하고, 다른쪽의 트랜지스터(Q3)의 베이스를 부(+)의 입력단으로 하는 증폭기(1)와, 상기 정(+)의 입력단에는 베이스가 접속되고, 제2의 극성(PNP)의 트랜지스터(Q1)를 갖고 있다. 트랜지스터(Q1)의 콜렉터는 제1의 전원(GND)에 직류적으로 접속되고, 에미터는 저항(R2)를 개재하여 제2의 전원(VB)에 직류적으로 접속된다. 이 에미터에는, 상기 정(+)의 입력단에 제공되는 입력 신호와 동상의 신호를 제공함으로써 입력 임피던스를 높게 한 것을 특징으로 한다. 증폭기(3)의 출력 신호를 부(-)의 입력단으로 부귀환시켜 이 입력단에 표시되는 신호를 상기 입력 신호와 실질적으로 동상으로 하고, 또 출력 신호를 상기 트랜지스터(Q1)의 에미터에 제공하게 하여 신호를 동산으로 한다. 이 트랜지스터의 에미터에 입력 신호와 동상의 신호를 제공함으로써, 입력 임피던스를 높게 하고, 외부에서 부가되어야 할 고저항을 사용할 필요를 없앨 수 있다.

Description

고입력 임피던스 회로 및 반도체 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예의 고입력 임피던스 회로의 회로도.
제2도는 본 발명의 제2실시예의 고입력 임피던스 회로의 회로도.
제3도는 본 발명의 제3실시예의 고입력 임피던스 회로의 회로도.

Claims (4)

  1. 차동쌍을 이루며 증폭기의 입력을 구성하는 제1 극성의 트랜지스터의 한쪽의 트랜지스터(Q2)의 베이스를 정(+)의 입력단으로 하고, 다른쪽의 트랜지스터(Q3)의 베이스를 정(-)의 입력단으로 하는 증폭기(1,2,3)과, 상기 정(+)의 입력단에는 베이스가 접속되고, 제1극성의 트랜지스터와는 역으로 되는 제2극성의 트랜지스터(Q1)를 갖고, 상기 제2극성의 트랜지스터의 콜렉터는 제1전원에 직류적으로 접속되고, 이 제2극성의 트랜지스터의 에미터는, 저항을 개재하여 제2의 전원에 직류적으로 접속되며, 이 에미터에는, 상기 정(+)의 입력단에 제공되는 입력 신호와 동상의 신호를 제공함으로써 입력 임피던스를 높게 한 것을 특징으로 하는 고입력 임피던스 회로.
  2. 제1항에 있어서, 상기 증폭기의 출력 신호를 상기 부(-)의 입력단으로 부귀환시켜 이 입력단에 표시되는 신호를 상기 입력 신호와 실질적으로 동상으로 하고, 상기 출력 신호를 상기 제2극성의 트랜지스터의 에미터에 제공하는 것을 특징으로 하는 고입력 임피던스 회로.
  3. 제1항에 있어서, 상기 제2극성의 트랜지스터는 2개의 트랜지스터로 구성되고, 제1트랜지스터(Q5)는, 베이스가 상기 정(+)의 입력단에 직류적으로 접속되고, 콜렉터가 제1의 전원에 직류적으로 접속되며, 에미터가 저항을 개재하여 제2의 전원에 직류적으로 접속되고, 제2의 트랜지스터(Q4)는 에미터가 상기 제1트랜지스터의 에미터에 직류적으로 접속되고, 콜렉터가 상기 제1의 전원에 직류적으로 접속되며, 베이스가 상기 부(-)의 입력단에 직류적으로 접속되어 있는 것을 특징으로 하는 고입력 임피던스 회로.
  4. 반도체 기판과, 상기 반도체 기판에 형성되고, 차동쌍을 이루며 증폭기의 입력을 구성하는 제1의 극성의 트랜지스터의 한쪽의 트랜지스터(Q2)의 베이스를 정(+)의 입력단으로 하고, 다른쪽의 트랜지스터(Q3)의 베이스를 정(-)의 입력단으로 하는 증폭기(1)와, 상기 반도체 기판에 형성되며 상기 증폭기의 정(+)의 입력단에 접속된 입력단자(IN)과, 상기 반도체 기판에 형성되고 상기 증폭기의 출력단에 접속된 출력 단자(OUT)와, 상기 반도체 기판에 형성된 저항(R2)과, 상기 반도체 기판에 형성되고 베이스가 상기 정(+)의 입력단에 접속되고, 콜렉터가 제1의 전원에 직류적으로 접속되며 또한 에미터가 상기 저항을 개재하여 제2의 전원에 직류적으로 접속된 제2의 극성의 트랜지스터(Q1)를 갖고, 상기 제2의 극성의 트랜지스터의 상기 에미터에 상기 정(+)의 입력단에 제공되는 입력 신호와 동상의 신호를 제공함으로써 입력 임피던스를 높게 하는 것을 특징으로 하는 고입력 임피던스 회로를 구비한 반도체 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950023117A 1994-07-29 1995-07-29 고입력 임피던스 회로 및 반도체 장치 KR0161364B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-197362 1994-07-29
JP19736294A JP3300539B2 (ja) 1994-07-29 1994-07-29 高入力インピーダンス回路及び半導体装置、振動検出装置

Publications (2)

Publication Number Publication Date
KR960005617A true KR960005617A (ko) 1996-02-23
KR0161364B1 KR0161364B1 (ko) 1999-02-01

Family

ID=16373236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950023117A KR0161364B1 (ko) 1994-07-29 1995-07-29 고입력 임피던스 회로 및 반도체 장치

Country Status (3)

Country Link
US (1) US5638026A (ko)
JP (1) JP3300539B2 (ko)
KR (1) KR0161364B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194910B1 (en) 1998-06-24 2001-02-27 Teradyne, Inc. Relayless voltage measurement in automatic test equipment
JP3301405B2 (ja) * 1999-03-17 2002-07-15 株式会社村田製作所 圧電式加速度センサ用増幅回路
EP1261083A1 (en) * 2001-05-25 2002-11-27 Agilent Technologies, Inc. (a Delaware corporation) Driver circuit apparatus, measuring circuit apparatus and amplifier circuit apparatus therefor
US20050268186A1 (en) * 2004-05-06 2005-12-01 Wei-Jung Chen Semiconductor wafer with test circuit and manufacturing method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6057248B2 (ja) * 1980-09-27 1985-12-13 パイオニア株式会社 増幅器の入力バイアス調整回路
JPS6118019A (ja) * 1984-07-04 1986-01-25 Toshiba Corp バイアス回路
JPH0580005A (ja) * 1991-09-18 1993-03-30 Shimadzu Corp 差動形熱天秤
US5333138A (en) * 1992-03-11 1994-07-26 Ministor Peripherals International Limited Apparatus and method for preventing data corruption in disk drives from mechanical shock during write operations

Also Published As

Publication number Publication date
JP3300539B2 (ja) 2002-07-08
KR0161364B1 (ko) 1999-02-01
US5638026A (en) 1997-06-10
JPH0846443A (ja) 1996-02-16

Similar Documents

Publication Publication Date Title
KR940017155A (ko) 기준 전압 발생기
KR920015740A (ko) 주파수 2배 및 믹싱 회로
KR940015786A (ko) 낮은 공급 전압에서 동작가능한 아날로그 곱셈기
KR890001274A (ko) 전류미러회로
KR880011996A (ko) 차동증폭기
KR940020692A (ko) 집적 회로 증폭 장치(integrated circuit amplifier arrangements)
KR960005617A (ko) 고입력 임피던스 회로 및 반도체 장치
KR910021008A (ko) 전류전달회로
KR900002543A (ko) 고주파 증폭기용 입력회로
KR910017735A (ko) 증폭기 장치
KR900004096A (ko) 증폭회로
KR920001849A (ko) 기준전압원회로
KR910021007A (ko) 증폭기
KR910021022A (ko) 히스테리시스회로
KR960036029A (ko) 반도체 집적회로
KR930003543A (ko) 전류 거울 회로
KR940020691A (ko) 집적 회로 증폭기(integrated circuit amplifiers)
KR880008516A (ko) 증 폭 기
KR900015449A (ko) 리액턴스 제어회로
KR890001277A (ko) 차동증폭회로
KR900013706A (ko) 차동 증폭기
KR950035047A (ko) 바이어스 전류 발생 장치
KR890012444A (ko) 증폭 장치
JPH06164262A (ja) 飽和防止回路
KR930007742B1 (ko) 전압제어 부저항 실현을 위한 집적회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030801

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee