KR960001883A - 반도체소자의 미세패턴 형성방법 - Google Patents

반도체소자의 미세패턴 형성방법 Download PDF

Info

Publication number
KR960001883A
KR960001883A KR1019940014248A KR19940014248A KR960001883A KR 960001883 A KR960001883 A KR 960001883A KR 1019940014248 A KR1019940014248 A KR 1019940014248A KR 19940014248 A KR19940014248 A KR 19940014248A KR 960001883 A KR960001883 A KR 960001883A
Authority
KR
South Korea
Prior art keywords
semiconductor device
forming
photoresist film
fine pattern
intermediate layer
Prior art date
Application number
KR1019940014248A
Other languages
English (en)
Other versions
KR100200296B1 (ko
Inventor
문승찬
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940014248A priority Critical patent/KR100200296B1/ko
Publication of KR960001883A publication Critical patent/KR960001883A/ko
Application granted granted Critical
Publication of KR100200296B1 publication Critical patent/KR100200296B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체소자의 미세패턴 형성방법에 관한 것으로, 반도체소자가 고집적화됨에따라 종래의 노광 및 현상공정으로 미세패턴을 형성하기가 어렵게 되었다. 따라서, 본 발명은 상기의 문제점을 해결하기위하여, 미세패턴을 형성하기위한 물질층 상부에 삼층감광막을 형성하고 노광 및 현상공정을 실시하여 상층감광막팰턴을 형성한 다음, 실리레이션공정을 실시하여 종래보다 미세한 상층감광막패턴을 형성하고 이를 마스크로한 식각공정으로 반도체소자의 미세패턴을 형성함으로써 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 미세패턴 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제3도는 본 발명의 실시예로서 반도체소자의 미세패턴 형성공정을 도시한 단면도.

Claims (10)

  1. 반도체소자의 미세패턴 형성방법에 있어서, 반동체기판 상부에 하부물질층을 형성하고 그 상부에 하층감광막, 중간층 및 상층감광막을 순차적으로 도포하는 공정과, 노광 및 현상공정으로 상층감광막패턴을 형성하는 공정과, 상기 상층감광막패턴에 실리콘 소오스를 주입시키는 실리레이션 공정과, 실리레이트되어 스웰링된 상기 상층감광막패턴을 마스크로하여 상기 중간층을 식각하고 상기 상층감광막패턴을 제거하는 공정과, 상기 식각된 중간츠어을 마스크로하여 상기 하층감광막을 식각함으로써 미세패턴을 형성하는 공정을 포함하는 반도체소자의 미세패턴 형성방법.
  2. 제1항에 있어서, 상기 하층감광막은 1.0㎛-2.0㎛의 두께로 도포하고 150℃-300℃에서 일분 내지 삼분간 열공정을 실시하여 경화시킨 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  3. 제1항에 있어서, 상기 중간층은 SOG나 PECVD 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  4. 제3항에 있어서, 상기 중간층의 두께는 0.05㎛-0.15㎛로 하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  5. 제1항에 있어서, 상기 상층감광막은 실리레이션용 감광막으로 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  6. 제1항 또는 제5항에 있어서, 상기 상층감광막은 0.2㎛-0.4㎛의 두께로 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  7. 제1항에 있어서, 상기 실릴콘 소오스는 실리콘기와 메틸기가 함유된 물질을 사용하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  8. 제1항에 있어서, 상기 실리레이션공정은 온도를 80℃-120℃로 하고, 압력을 0.5Torr-1.5Torr로 하여 일분 내지 삼분동안에 실시하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  9. 제1항에 있어서, 상기 중간층 식각공정은 불소계열 플라즈마를 이용하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  10. 제1항에 있어서, 상기 하층감광막 식각공정은 산소플라즈마를 이용하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940014248A 1994-06-22 1994-06-22 반도체소자의미세패턴형성방법 KR100200296B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940014248A KR100200296B1 (ko) 1994-06-22 1994-06-22 반도체소자의미세패턴형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940014248A KR100200296B1 (ko) 1994-06-22 1994-06-22 반도체소자의미세패턴형성방법

Publications (2)

Publication Number Publication Date
KR960001883A true KR960001883A (ko) 1996-01-26
KR100200296B1 KR100200296B1 (ko) 1999-06-15

Family

ID=19385933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940014248A KR100200296B1 (ko) 1994-06-22 1994-06-22 반도체소자의미세패턴형성방법

Country Status (1)

Country Link
KR (1) KR100200296B1 (ko)

Also Published As

Publication number Publication date
KR100200296B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
US7678626B2 (en) Method and system for forming a thin film device
KR960001883A (ko) 반도체소자의 미세패턴 형성방법
KR960014056B1 (ko) 감광막 패턴 형성방법
KR100660278B1 (ko) 게이트 전극 형성 방법
KR970053372A (ko) 반도체소자의 소자분리막 제조방법
KR950021154A (ko) 반도체 소자의 광역단차 평탄화 방법
KR970054532A (ko) 반도체소자의 소자분리막 제조방법
KR980003794A (ko) 셀 어퍼처 마스크 제조방법
KR960002501A (ko) 반도체 소자의 패턴 형성방법
KR950025933A (ko) 반도체소자의 저장전극 형성방법
KR960026304A (ko) 반도체 소자의 패턴 형성방법
KR950015577A (ko) 반도체소자의 제조방법
KR940015669A (ko) 오르가닉 아크층을 이용한 미세패턴 형성방법
KR960042914A (ko) 평탄화 공정을 이용한 정렬 마크 형성 방법
KR950015609A (ko) 포토마스크 패턴 형성방법
KR970049007A (ko) 2층 감광막 패턴 형성방법
KR970053120A (ko) 반도체장치의 제조방법
KR970053391A (ko) 반도체소자의 소자분리막 제조방법
KR950025486A (ko) 반도체소자의 미세패턴 형성방법
KR950019914A (ko) 실리레이션을 이용한 미세패턴 형성방법
KR950001925A (ko) 반도체소자 제조방법
KR970054598A (ko) 반도체 장치의 미세 콘택홀 형성방법
KR950021761A (ko) 박막트랜지스터 제조방법
KR970030497A (ko) 모스 전계효과 트랜지스터의 제조방법
KR970023635A (ko) 반도체장치의 미세패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee