KR950702736A - 방해없이 임의로 주소가능한 메모리 시스템 - Google Patents
방해없이 임의로 주소가능한 메모리 시스템Info
- Publication number
- KR950702736A KR950702736A KR1019950700002A KR19950700002A KR950702736A KR 950702736 A KR950702736 A KR 950702736A KR 1019950700002 A KR1019950700002 A KR 1019950700002A KR 19950700002 A KR19950700002 A KR 19950700002A KR 950702736 A KR950702736 A KR 950702736A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- programming
- control
- array
- bit lines
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
- H03K19/17752—Structural details of configuration resources for hot reconfiguration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
- H03K19/17756—Structural details of configuration resources for partial configuration or partial reconfiguration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
- H03K19/1776—Structural details of configuration resources for memories
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
- Storing Facsimile Image Data (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Apparatus For Radiation Diagnosis (AREA)
- Exchange Systems With Centralized Control (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
재구성 가능한 논리배열을 재프로그램하기 위한 장치 및 방법이 제공되며, 이에 의해 전체배열의 작동을 방해하지 않고 배열(15)의 한 부분이 재구성될 수 있다. 배열작동의 전체적인 방해를 피하는 것은 배열의 구성을 결정하는 구성 제어신호가 재프로그래밍 작업중에 방해를 받지않도록 유지됨을 필요로 한다. 한 실시예에서, 재프로그래밍은 재프로그램되고 있는 특정 기억요소들 사이에서만 전기적 경로(12)가 설정되는 유일한 해독에 의해 동작하며, 이에 의해서 다른 기억요소들에 의해 제공되는 궉 제어신호의 방해를 피한다. 다른 실시예에서, 버퍼 및/또는 판독-수정-기록 기술은 프로그램되고 있지 않은 기억요소들의 구성제어 신호의 방해를 최소화하도록 사용된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 다수의 제어 기억장치 요소들과 이들을 동적으로 프로그래밍 및 재프로그래밍하기 위한 수단을 포함하는 구성가능 논리배열의 제어 기억장치 섹션에 대한 도면.
제6도는 제5도에서 도시된 바와 같은 구성가능 논리배열의 제어 기억장치 섹션내에서 사용하도록된 본 발명에 따른 제어 기억장치 요소의 첫번째 실시예를 도시한 도면.
제7도는 제9a도에서 도시된 바와 같은 구성가능 논리배열의 제어 기억장치 섹션내에서 사용하도록된 본 발명에 따른 제어 기억장치 요소의 두번째 실시예를 도시한 도면.
제8도는 제7도에서 도시된 타입의 제어 기억장치 요소의 배열과 조화하여 사용하기 위한 칼럼 해독회로도.
제9도는 제5도에 도시된 구성가능 논리배열의 제어 기억장치 섹션이되 칼럼 해독 단어라인과 분리된 판독 및 기록 단어라인들을 포함하는 변형된 섹션을 도시한 도면.
제9a도는 제5도에 도시된 구성가능 논리배열의 제어 기억장치 섹션이되 분리된 판독 및 기록 단어라인들을 포함하는 변형된 섹션을 도시한 도면.
Claims (19)
- 각각이 적어도 하나의 기억노드를 가지며, 기억요소가 적어도 두개의 상태로 프로그램될 수 있고, 각 기억요소가 또한 상기 기억노드의 상태에 따른 한 신호를 제공하기 위한 수단을 갖는 다수의 기억요소, 그리고 상기 기억노드들의 상태를 프로그램하기 위한 수단으로서, 이같은 프로그램을 위한 수단이 한 부분집합의 상기 기억노드들을 직접 어드레스하기 위한 수단을 포함하여 상기 부분집합 이외의 기억노드들의 상태에 따라 신호들을 크게 방해하지 않고도 상기 부분집합의 기억노드들에 대한 프로그램을 용이하게 하기 위한 프로그래밍 수단을 포함하는 방해없이 임의로 주소가능한 메모리 시스템.
- 제1항에 있어서, 각 기억요소가 한 쌍안정래치를 포함함을 특징으로 하는 메모리 시스템.
- 제1항에 있어서, 상기 기억요소들이 규칙적인 2차원적 배열로 배치되어 각 기억요소가 배열의 특정행과 열과 관련되도록 함을 특징으로 하는 메모리 시스템.
- 제3항에 있어서, 상기 프로그래밍 수단이 한 특정 행내 기억요소로 전기적 신호를 선택적으로 결합시키기 위한 행 프로그래밍수단, 그리고 한 확정열내 기억요소로 전기적 신호를 선택적으로 결합시키기 위한 열 프로그래밍 수단을 포함함을 특징으로 하는 메모리 시스템.
- 제4항에 있어서, 상기 행 또는 열 프로그래밍 수단중 적어도 하나가 재프로그래밍 작업중에 상기 부분집합의 직업 어드레스된 기억노드중 몇몇 기억노드의 상태를 일시적으로 저장하기 위한 수단을 포함함을 특징으로 하는 메모리 시스템.
- 적어도 두개의 구성상태를 갖는 다수의 구성가능 논리요소, 상기 구성가능 논리요소의 구성상태를 선택하기 위해 상기 구성가능 논리요소로 구성 제어신호를 제공하는 다수의 제어 기억 장치 요소, 그리고 제어 기억장치 요소의 부분집합 이와의 요소들에 의해 제공된 구성 제어신호를 크게 방해하지 않고 상기 제어 기억장치 요소부분집합을 직접 프로그래밍할 수 있는 상기 제어 기억장치 요소를 프로그램하기 위한 프로그래밍 수단을 포함하는 구성가능 논리배열.
- 제6항에 있어서, 제어 기억장치요소들이 이차원적 배열내에 배치되어 각 요소가 배열의 특정행과 열에 관련됨을 특징으로 하는 구성가능 논리배열.
- 제7항에 있어서, 프로그래밍 수단이, 각 단어라인이 상기 이차원적 배열의 단일행내 제어기억장치 요소로 연결되는 다수의 단어 라인을 포함하는 행 해독 수단 그리고 각 비트라인이 상기 이차원적 배열의 단일열내 제어 기억장치 요소로 연결되는 다수의 비트라인을 포함하는 열 해독수단을 포함함을 특징으로 하는 구성가능 논리배열.
- 제8항 있어서, 각 제어 기억장치 요소가 두 상태를 갖는 쌍안정 래치, 상기 쌍안정 래치로부터 입력을 수신하고, 구성가능 논리요소로 구성 제어신호를 제공하는 제어신호 버퍼, 그리고 상기 쌍안정 래치를 상기 비트 라인중 한 라인으로 연결시키기 위해 상기 단어라인들중 한 라인으로부터의 신호에 응답하는 스위치를 포함함을 특징으로 하는 구성가능 논리배열.
- 제8항에 있어서, 각 제어 기억장치 요소가 두상태를 가지며 한 구성제어신호를 재공하는 쌍안정래치, 상기 쌍안정래치를 상기 비트라인중 하나로 연결시키기 위해 상기 단어라인들중 하나에 응답하는 기록스위치, 상기 쌍안정 래치를 상기 비트라인중 하나로 연결시키기 위해 상기 단어라인들중 하나에 응답하는 판독스위치, 그리고 상기 판독스위치를 통해 연결된 상기 비트라인들중 한 라인으로부터의 신호가 상기 쌍안정 래치의 상태를 크게 방해하지 않도록 하기 위해 상기 쌍안정 래치와 상기 판독 스위치 사이에 배치대는 판독버퍼를 포함함을 특징으로 하는 구성가능 논리배열.
- 제10항에 있어서, 열해독 수단이 상기 비트라인들중 한 라인을 한 자료라인으로 연결시키기 위한 수단, 그리고 상기 비트라인들중 다른 라인들을 통해 신호를 일시직으로 저장하고 유지시키기 위한 수단을 포함하는 구성가능 논리 배열.
- 제8항에 있어서, 열해독수단이 다수의 열 해독단어라인들을 더욱 포함하고, 상기 열 해독 단어라인들이 열해독 수단과 상기 이차원 배열의 단일열내 제어기억장치 요소 사이를 연결시킴을 특징으로 하는 구성가능 논리배열.
- 제12항에 있어서. 각 제어기억장치 요소가 두 상태를 가지며 한 구성제어 신호를 제공하는 쌍안정 래치, 첫번째와 두번째 단자 사이의 전도를 제어하기 위해 열 해독단어 라인으로부터 제공된 한 신호에 응답하는 열 해독스위치(상기 첫번째 단자는 상기 쌍안정 래치로 연결된다), 상기 두번째단자와 상기 비트라인들중 한 라인 사이의 전도를 제어하기 위해 한 단어라인으로부터 제공된 신호에 응답하는 기록 스위치, 그리고 상기 두번째 단자의 상기 비트라인들중 한 라인 사이의 전도를 제어하기 위해 상기 단어라인들중 한 라인으로부터 제공된 신호에 응답하는 판독스위치를 포함하며, 상기 판독스위치가 전도되는때 상기 두번째 단자와 상기 비트 라인들중 한 라인 사이의 저항이 상기 기록 스위치가 전도되는때 상기 두번째 단자와 상기 비트라인들증 한 라인 사이의 저항보다 높음을 특징으로 하는 구성가능 논리배열.
- 제12항에 있어서, 각 제어기억장치 요소가 두 상태를 가지며 한 구성제어신호를 제공하는 쌍안정래치, 첫번째 단자와 두 번째 단자 사이의 전도를 제어하기 위해 상기열 해독단어 라인들중 한 라인에 의해 제공된 신호에 응답하는 열해독 스위치(상기 첫번째 단자는 상기 쌍안정 래치에 연결된다).
- 프로그래밍 수단과 다수의 제어 기억장치 요소 한 부분집합 사이에 전기적 연결을 설정하고, 그리고 상기 다수의 제어기억장치 요소 부분집합 이외의 요소들에 의해 제공된 구성제어 신호를 크게 방해하지 않고 상기 기억장치 요소 부분집합의 상태를 재 프로그램하기 위해 상기 기억장치요소 부분집합으로의 전기적 연결을 통하여 상기 프로그래밍 수단으로부터 프로그래밍 신호를 받아들이는 단계를 포함하는 구성가능 논리 배열의 프로그래밍 및 재프로그래밍 방법.
- 제15항에 있어서, 상기 프로그래밍 수단파 상기 제어 기억장치 요소 부분집합 사이의 전기적 연결이 유일한 해독에 의해 설정됨을 특징으로 하는 구성가능 논리배열의 프로그래밍 및 재프로그래밍 방법.
- 제15항의 방법에 따른 프로그램 및 재프로그램된 구성가능 논리배열.
- 제16항의 방법에 따라 프로그램 및 재프로그램된 구성가능 논리배열.
- ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US90770992A | 1992-07-02 | 1992-07-02 | |
US907,709 | 1992-07-02 | ||
US907709 | 1992-07-02 | ||
PCT/US1993/006285 WO1994001867A1 (en) | 1992-07-02 | 1993-07-01 | Non-disruptive, randomly addressable memory system |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950702736A true KR950702736A (ko) | 1995-07-29 |
KR100320605B1 KR100320605B1 (ko) | 2002-04-22 |
Family
ID=25424523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950700002A KR100320605B1 (ko) | 1992-07-02 | 1993-07-01 | 방해없이임의로주소지정가능한메모리시스템 |
Country Status (8)
Country | Link |
---|---|
US (2) | US5488582A (ko) |
EP (2) | EP0877385B1 (ko) |
JP (1) | JPH07509800A (ko) |
KR (1) | KR100320605B1 (ko) |
AT (2) | ATE184728T1 (ko) |
DE (2) | DE69330974T2 (ko) |
SG (1) | SG49816A1 (ko) |
WO (1) | WO1994001867A1 (ko) |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3168839B2 (ja) * | 1994-09-09 | 2001-05-21 | 株式会社日立製作所 | 論理エミュレーションシステム及び等価回路生成方法 |
EP0769223B1 (en) * | 1995-05-02 | 2003-10-15 | Xilinx, Inc. | Programmable switch for fpga input/output signals |
GB9508931D0 (en) * | 1995-05-02 | 1995-06-21 | Xilinx Inc | Programmable switch for FPGA input/output signals |
US5646544A (en) * | 1995-06-05 | 1997-07-08 | International Business Machines Corporation | System and method for dynamically reconfiguring a programmable gate array |
US5764079A (en) * | 1996-03-11 | 1998-06-09 | Altera Corporation | Sample and load scheme for observability of internal nodes in a PLD |
US5821772A (en) * | 1996-08-07 | 1998-10-13 | Xilinx, Inc. | Programmable address decoder for programmable logic device |
US5838165A (en) * | 1996-08-21 | 1998-11-17 | Chatter; Mukesh | High performance self modifying on-the-fly alterable logic FPGA, architecture and method |
US5946219A (en) * | 1996-10-30 | 1999-08-31 | Atmel Corporation | Method and system for configuring an array of logic devices |
US9092595B2 (en) | 1997-10-08 | 2015-07-28 | Pact Xpp Technologies Ag | Multiprocessor having associated RAM units |
US6046603A (en) * | 1997-12-12 | 2000-04-04 | Xilinx, Inc. | Method and apparatus for controlling the partial reconfiguration of a field programmable gate array |
US6172520B1 (en) | 1997-12-30 | 2001-01-09 | Xilinx, Inc. | FPGA system with user-programmable configuration ports and method for reconfiguring the FPGA |
US6028445A (en) * | 1997-12-30 | 2000-02-22 | Xilinx, Inc. | Decoder structure and method for FPGA configuration |
JPH11355961A (ja) * | 1998-06-05 | 1999-12-24 | Yazaki Corp | Ptc素子を有する回路保護装置及びptc素子を有する回路保護装置を備えた電気接続箱 |
US6069489A (en) * | 1998-08-04 | 2000-05-30 | Xilinx, Inc. | FPGA having fast configuration memory data readback |
US6137307A (en) | 1998-08-04 | 2000-10-24 | Xilinx, Inc. | Structure and method for loading wide frames of data from a narrow input bus |
US6097210A (en) * | 1998-08-04 | 2000-08-01 | Xilinx, Inc. | Multiplexer array with shifted input traces |
US6160418A (en) * | 1999-01-14 | 2000-12-12 | Xilinx, Inc. | Integrated circuit with selectively disabled logic blocks |
US6324676B1 (en) | 1999-01-14 | 2001-11-27 | Xilinx, Inc. | FPGA customizable to accept selected macros |
US6301695B1 (en) | 1999-01-14 | 2001-10-09 | Xilinx, Inc. | Methods to securely configure an FPGA using macro markers |
US6357037B1 (en) | 1999-01-14 | 2002-03-12 | Xilinx, Inc. | Methods to securely configure an FPGA to accept selected macros |
US6305005B1 (en) | 1999-01-14 | 2001-10-16 | Xilinx, Inc. | Methods to securely configure an FPGA using encrypted macros |
US6654889B1 (en) | 1999-02-19 | 2003-11-25 | Xilinx, Inc. | Method and apparatus for protecting proprietary configuration data for programmable logic devices |
US6262596B1 (en) | 1999-04-05 | 2001-07-17 | Xilinx, Inc. | Configuration bus interface circuit for FPGAS |
US6191614B1 (en) | 1999-04-05 | 2001-02-20 | Xilinx, Inc. | FPGA configuration circuit including bus-based CRC register |
US6255848B1 (en) | 1999-04-05 | 2001-07-03 | Xilinx, Inc. | Method and structure for reading, modifying and writing selected configuration memory cells of an FPGA |
JP2000311943A (ja) * | 1999-04-27 | 2000-11-07 | Mitsubishi Electric Corp | 半導体装置 |
AU5805300A (en) | 1999-06-10 | 2001-01-02 | Pact Informationstechnologie Gmbh | Sequence partitioning in cell structures |
US6204687B1 (en) | 1999-08-13 | 2001-03-20 | Xilinx, Inc. | Method and structure for configuring FPGAS |
US7069320B1 (en) | 1999-10-04 | 2006-06-27 | International Business Machines Corporation | Reconfiguring a network by utilizing a predetermined length quiescent state |
AU1981400A (en) | 1999-12-16 | 2001-06-25 | Nokia Corporation | High throughput and flexible device to secure data communication |
US7444531B2 (en) | 2001-03-05 | 2008-10-28 | Pact Xpp Technologies Ag | Methods and devices for treating and processing data |
US9141390B2 (en) | 2001-03-05 | 2015-09-22 | Pact Xpp Technologies Ag | Method of processing data with an array of data processors according to application ID |
US9250908B2 (en) | 2001-03-05 | 2016-02-02 | Pact Xpp Technologies Ag | Multi-processor bus and cache interconnection system |
US9436631B2 (en) | 2001-03-05 | 2016-09-06 | Pact Xpp Technologies Ag | Chip including memory element storing higher level memory data on a page by page basis |
US9037807B2 (en) | 2001-03-05 | 2015-05-19 | Pact Xpp Technologies Ag | Processor arrangement on a chip including data processing, memory, and interface elements |
US9552047B2 (en) | 2001-03-05 | 2017-01-24 | Pact Xpp Technologies Ag | Multiprocessor having runtime adjustable clock and clock dependent power supply |
US10031733B2 (en) | 2001-06-20 | 2018-07-24 | Scientia Sol Mentis Ag | Method for processing data |
US9170812B2 (en) | 2002-03-21 | 2015-10-27 | Pact Xpp Technologies Ag | Data processing system having integrated pipelined array data processor |
US6996713B1 (en) | 2002-03-29 | 2006-02-07 | Xilinx, Inc. | Method and apparatus for protecting proprietary decryption keys for programmable logic devices |
US7162644B1 (en) | 2002-03-29 | 2007-01-09 | Xilinx, Inc. | Methods and circuits for protecting proprietary configuration data for programmable logic devices |
DE60316068T8 (de) * | 2002-05-13 | 2009-02-26 | SICRONIC REMOTE KG, LLC, Wilmington | Prüfverfahren und -gerät für Konfigurationsspeicherzellen in programmierbaren logischen Bauelementen (PLDS) |
EP1537486A1 (de) | 2002-09-06 | 2005-06-08 | PACT XPP Technologies AG | Rekonfigurierbare sequenzerstruktur |
KR100597788B1 (ko) * | 2004-12-17 | 2006-07-06 | 삼성전자주식회사 | 프로그램 동작 속도를 개선하는 불휘발성 반도체 메모리장치의 페이지 버퍼와 이에 대한 구동방법 |
US9231595B2 (en) * | 2013-06-12 | 2016-01-05 | International Business Machines Corporation | Filtering event log entries |
US11356404B2 (en) * | 2020-03-04 | 2022-06-07 | Qualcomm Incorporated | Domain name system (DNS) override for edge computing |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE23950E (en) * | 1946-12-23 | 1955-02-22 | Method and means for chemical analysis | |
US3473160A (en) * | 1966-10-10 | 1969-10-14 | Stanford Research Inst | Electronically controlled microelectronic cellular logic array |
US3461435A (en) * | 1966-11-04 | 1969-08-12 | Burroughs Corp | Pneumatic memory with electrical read-out means |
US3531662A (en) * | 1967-04-10 | 1970-09-29 | Sperry Rand Corp | Batch fabrication arrangement for integrated circuits |
US4020469A (en) * | 1975-04-09 | 1977-04-26 | Frank Manning | Programmable arrays |
JPS6050940A (ja) * | 1983-08-31 | 1985-03-22 | Toshiba Corp | 半導体集積回路 |
USRE34363E (en) * | 1984-03-12 | 1993-08-31 | Xilinx, Inc. | Configurable electrical circuit having configurable logic elements and configurable interconnects |
US4642487A (en) * | 1984-09-26 | 1987-02-10 | Xilinx, Inc. | Special interconnect for configurable logic array |
DE3630835C2 (de) * | 1985-09-11 | 1995-03-16 | Pilkington Micro Electronics | Integrierte Halbleiterkreisanordnungen und Systeme |
US4750155A (en) * | 1985-09-19 | 1988-06-07 | Xilinx, Incorporated | 5-Transistor memory cell which can be reliably read and written |
US4821233A (en) * | 1985-09-19 | 1989-04-11 | Xilinx, Incorporated | 5-transistor memory cell with known state on power-up |
US4791603A (en) * | 1986-07-18 | 1988-12-13 | Honeywell Inc. | Dynamically reconfigurable array logic |
US4918440A (en) * | 1986-11-07 | 1990-04-17 | Furtek Frederick C | Programmable logic cell and array |
JP2541248B2 (ja) * | 1987-11-20 | 1996-10-09 | 三菱電機株式会社 | プログラマブル・ロジック・アレイ |
DE3886938T2 (de) * | 1988-10-28 | 1994-06-30 | Ibm | Reprogrammierbare logische Sicherung für logische Anordnungen, basierend auf einer 6-Elementen-SRAM-Zelle. |
US5193071A (en) * | 1988-12-22 | 1993-03-09 | Digital Equipment Corporation | Memory apparatus for multiple processor systems |
DE69023258T2 (de) * | 1989-03-15 | 1996-05-15 | Matsushita Electronics Corp | Halbleiter-Speichereinrichtung. |
US5343406A (en) * | 1989-07-28 | 1994-08-30 | Xilinx, Inc. | Distributed memory architecture for a configurable logic array and method for using distributed memory |
US5060145A (en) * | 1989-09-06 | 1991-10-22 | Unisys Corporation | Memory access system for pipelined data paths to and from storage |
US5459690A (en) * | 1992-04-16 | 1995-10-17 | Siemens Aktiengesellschaft | Integrated semiconductor memory with redundancy arrangement |
-
1993
- 1993-07-01 WO PCT/US1993/006285 patent/WO1994001867A1/en active IP Right Grant
- 1993-07-01 AT AT93916920T patent/ATE184728T1/de not_active IP Right Cessation
- 1993-07-01 DE DE69330974T patent/DE69330974T2/de not_active Expired - Lifetime
- 1993-07-01 AT AT98112802T patent/ATE207234T1/de not_active IP Right Cessation
- 1993-07-01 EP EP98112802A patent/EP0877385B1/en not_active Expired - Lifetime
- 1993-07-01 KR KR1019950700002A patent/KR100320605B1/ko not_active IP Right Cessation
- 1993-07-01 SG SG1996006749A patent/SG49816A1/en unknown
- 1993-07-01 JP JP6503423A patent/JPH07509800A/ja active Pending
- 1993-07-01 EP EP93916920A patent/EP0650631B1/en not_active Expired - Lifetime
- 1993-07-01 DE DE69326467T patent/DE69326467T2/de not_active Expired - Lifetime
-
1994
- 1994-08-25 US US08/296,616 patent/US5488582A/en not_active Expired - Lifetime
-
1996
- 1996-01-03 US US08/582,516 patent/US5805503A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
ATE207234T1 (de) | 2001-11-15 |
EP0877385A2 (en) | 1998-11-11 |
US5805503A (en) | 1998-09-08 |
EP0877385B1 (en) | 2001-10-17 |
EP0650631B1 (en) | 1999-09-15 |
JPH07509800A (ja) | 1995-10-26 |
WO1994001867A1 (en) | 1994-01-20 |
EP0650631A4 (en) | 1995-12-13 |
DE69330974D1 (de) | 2001-11-22 |
US5488582A (en) | 1996-01-30 |
DE69326467D1 (de) | 1999-10-21 |
DE69330974T2 (de) | 2002-05-29 |
SG49816A1 (en) | 1998-06-15 |
DE69326467T2 (de) | 2000-05-31 |
EP0877385A3 (en) | 1999-03-03 |
KR100320605B1 (ko) | 2002-04-22 |
EP0650631A1 (en) | 1995-05-03 |
ATE184728T1 (de) | 1999-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950702736A (ko) | 방해없이 임의로 주소가능한 메모리 시스템 | |
US6052327A (en) | Dual-port programmable logic device variable depth and width memory array | |
US5465056A (en) | Apparatus for programmable circuit and signal switching | |
WO1994001867A9 (en) | Non-disruptive, randomly addressable memory system | |
US6128215A (en) | Static random access memory circuits | |
KR930018594A (ko) | 반도체 기억 장치 | |
KR890012312A (ko) | 반도체 기억장치 | |
KR890001085A (ko) | 레지스터를 구비한 반도체 메모리 장치 | |
KR100680520B1 (ko) | 프리셋 스위치를 갖는 멀티-포트 메모리 셀 | |
KR940016225A (ko) | 반도체 기억장치 | |
US5282163A (en) | Programmable logic device with circuit portions common to both configuration and use circuits | |
KR930017025A (ko) | 멀티시리얼 액세스 메모리 | |
KR880009304A (ko) | Eprom내장 마이크로 컴퓨터 | |
US6356111B1 (en) | Crosspoint switch array with broadcast and implied disconnect operating modes | |
EP0276852B1 (en) | Random access memory device with nibble mode operation | |
KR950008440B1 (ko) | 비트 클리어 및 레지스터 초기화 기능을 갖는 반도체 기억 회로 | |
US5594703A (en) | End-of-count detecting device for nonvolatile memories | |
KR100262003B1 (ko) | 반도체 메모리 | |
KR960025720A (ko) | 반도체 기억장치 | |
JP3198584B2 (ja) | スタティック型半導体記憶装置 | |
JPH01199398A (ja) | 不揮発性半導体記憶装置 | |
JPH0262781A (ja) | メモリ回路 | |
JPH05241946A (ja) | Rom内蔵ランダムアクセスメモリ装置 | |
KR900019012A (ko) | 선택적으로 클리어할 수 있는 i/o메모리를 지닌 메모리 | |
JPH02123595A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20041213 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |