KR950033822A - 에러검출 및 정정용 반도체 메모리 장치 - Google Patents

에러검출 및 정정용 반도체 메모리 장치 Download PDF

Info

Publication number
KR950033822A
KR950033822A KR1019950003425A KR19950003425A KR950033822A KR 950033822 A KR950033822 A KR 950033822A KR 1019950003425 A KR1019950003425 A KR 1019950003425A KR 19950003425 A KR19950003425 A KR 19950003425A KR 950033822 A KR950033822 A KR 950033822A
Authority
KR
South Korea
Prior art keywords
data
error correction
output terminal
encoded
codeword
Prior art date
Application number
KR1019950003425A
Other languages
English (en)
Other versions
KR100382255B1 (ko
Inventor
올리버 킬
Original Assignee
알베르트 발도르프·롤프 옴케
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알베르트 발도르프·롤프 옴케, 지멘스 악티엔게젤샤프트 filed Critical 알베르트 발도르프·롤프 옴케
Publication of KR950033822A publication Critical patent/KR950033822A/ko
Application granted granted Critical
Publication of KR100382255B1 publication Critical patent/KR100382255B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices

Abstract

반도체 메모리 장치는 각각 소정 수의 비트를 가진 데이타 워드를 받아들이는 입력단자와 내보내는 출력단자를 포함한다. 내부 메모리 어래이는 각각 하나 이상의 데이타 워드를 인코딩한 다수의 에러정정 인코딩된 코드 워드를 저장한다. 에러정정 인코더는 입력단자와 메모리 어래이 사이에 연결되어, 에러정정 인코딩된 코드워드를 발생시키고, 수신된 데이타 워드를 인코딩하고, 그리고 내부 메모리 어래이에 코드워드를 저장시킨다. 에러 정정 디코더는 내부 메모리 어래이 및 출력단자 사이에 연결되어 내부 메모리 어래이로 부터의 에러정정 인코딩된 코드워드를 검색하고, 검출된 에러를 정정하고, 검색된 코드워드에 인코딩된 하나 이상의 데이타 워즈 중 하나를 출력단자에서 발생시킨다.

Description

에러검출 및 정정용 반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 원리에 따른 반도체 메모리 장치의 블럭도.

Claims (20)

  1. 소정 수의 비트를 가진 데이타 워드를 받아들이는 입력단자; 소정 수의 비트를 가진 데이타 워드를 내보내는 출력단자; 각각 하나 이상의 데이타 워드를 포함하는 다수의 메모리 저장워드를 저장시키는 내부 메모리 어래이; 입력단자 및 내부 메모리 어래이 사이에 연결되며, 내부 메모리 어래이에 저장하기 위하여, 수신 데이타 워드르르인코딩한 에러정정 인코딩된 코드워드로 구성된 메모리 저장워드르르발생시키는 에러정정 인코더; 및 내부 메모리 어래이와 출력단자 사이에 연결되어, 내부 메모리 어래이로부터 에러정정 인코딩된 코드워드를검색하고, 상기 검색된 코드워드에서 검축된 에러를 정정하고, 그리고 검색된 코드워등 인코딩된 하나 이상의 데이타 워드 중 어드레싱된 하나를 출력단자에 내보내는 에러정정 디코더를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 에러정정 인코더가; 내부 메모리에 어래이에 연결되며, 이전에 저장된 코드워드를 검색하고, 검출된 에러가 정정되도록 검색된 코드워드에 인코딩된 하나 이상의 데이타 워드를 발생시키는 에러 정정 코드체커; 그리고 에러정정 코드체커와 출력단자 사이에 연결되어, 검색된 코드워드에 인코딩된 다수의 데이타 워드로부터 에러정정된 데이타 워드중 하나를 선택하는 데이타 선택기를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제2항에 있어서, 데이타 선택기는, 에러정정 코드체커에 연결되고 검색된 코드워드에 인코딩된 하나 이상의 데이타 워드 중 각각 상이한 하나에 응답하는 각각의 데이타 입력단자와 데이타 출력단자에 공통으로 연결되어 있는 각각의 데이타 출력단자를 가지며, 다수의 제어된 게이트 중 하나만이 데이타 입력단자의 데이타 워드를 데이타 출력단자로 통과시키도록 배열된 다수의 제어된 게이트를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제2항에 있어서, 상기 장치는 상태 출력단자를 더 포함하며; 에러정정 코드체커는 다수의 제1데이타 워드에서의 데이타 워드와 상이한 소정 수의 비트를 가지며, 다수의 제2데이타 워드 중 각각의 하나에 대응하는 다수의 패리티 비트를 발생시키며; 그리고 데이타 선택기는 출력단자에 연결된 데이타 워드에 대응하는 다수의 패리티 비트의 서브세트를 상태 출력단자에 연결시키는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제4항에 있어서, 데이타 선택기는, 에러정정 코드정정 코드체커에 연결되고 검색된 코드워드에 인코딩된 다수의 패리티 비트 중 각각 상이한 하나에 응답하는 각각의 데이타 입력단자와 데이타 출력단자에 공통으로 연결되어 있는 각각의 데이타 출력단자를 가지며, 다수의 제어된 게이트 중 하나만이 데이타 입력단자의 데이타 워드를 데이타 출력단자로 통과시키도록 배열된 다수의 제어된 게이트를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제1항에 있어서, 에러정정 인코더는 : 입력단자와 에러정정 코드체커에 연결되어, 새로운 다수의 데이타 워드를 만들기 위하여 검색된 코드워드에 인코딩된 다수의 에러정정된 데이타 워드 중 하나를 수신된 데이타 워드에 대체시키는 데이타 결합기; 그리고 데이타 결합기와 내부 메모리 어래이 사이에 연결되어, 새로운 다수의 데이타를 인코딩한 새로운 에러정정 인코딩된 코드워드를 발생시키고, 새로운 에러정정 인코딩된 코드워드를내부 메모리 어래이에 재저장하는 에러정정 코드 제너레이터를 포함하는것을 특징으로 하는 반도체 메모리 장치.
  7. 제6항에 있어서, 데이타 결합기는 : 데이타 입력단자에 공통으로 결합된 각각의 제1입력단자, 에러정정 코드체크에 연결되어 검색된 코드워드에 인코딩된 다수의 에러 정정된 데이타 워드중 각각 상이한 하나에 응답하는 각각의 제2입력단자, 그리고 에러정정 코드 제너레이터에 연결된 각각의 출력단자를 가지며, 새로운 다수의 데이타 워드 중 각각 상이한 하나를 발생시키며, 다수의 멀티플렉서 중 하나만이 제1데이타 입력단자를 출력단자에 연결시키고, 나머지는 각각의 제2데이타 입력단자를 각각의 출력단자에 연결시키도록 배열된 다수의 멀티플렉서를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제1항에 있어서, 에러정정 디코더에 연결되어, 검색된 코드워드에서 검출에러의 정정결과를 표시하는 상태 신호를 발생시키는상태 출력단자를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제1항에 있어서, 상기 장치는 상태 출력단자를 더 포함하며; 에러정정 디코더는, 다수의 제1데이타 워드에서의 데이타 워드와 상이한 소정 수의 비트를 가진 다수의 제2데이타 워드 중 각 하나에 대응하는 다수의 패리티 비트를 발생시키며, 그리고 출력단자에 연결된 데이타 워드에 대응하는 다수의 패리티 비트의 서브세트를 상태 출력단자에 연결시키는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제1항에 있어서, 에러정정 인코딩된 코드워드는 하나 이상의 데이타 워드, 그리고 코드워드에 인코딩된 하나 이상의 데이타 워드함수로써 발생된 다수의 체크비트를 포함하며; 그리고 에러정정 인코더는 다음 테이블에 따라 체크비트의 성분을 생성하는 회로를 포함하며 :
    데이타 비트
    체크비트
    하나 이상의 데이타 워드에서 각각의 로우는 체크비트를 표시하며, 각각의 컬럼은 데이타 비트를 표시하며, 로우에 의하여 표시된 체크비트의 성분은 체크비트의 로우에서 데이타 비트를 표시하는 13컬럼에서 X를 가진 모든 데이타 비트의 배타적-OR기능으로 생성되는 것을 특징으로 하는 반도체 메모리 장치.
  11. 제10항에 있어서, 성분 발생회로는 체크비트 2에 응답하는 제1입력단자와 체크비트 3에 응답하는 제2입력단자를 가진 배타적-OR회로와, 성분 발행회로에 의하여 처리된 데이타 비트를 패리티 인코딩한 패리티 비트를 발생시키는출력단자를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  12. 제10항에 있어서, 체크비팅 나머지 성분은 하나 이상의 데이타 워드로 부터 상호 배타적인 데이타 비트을 이용하고, 최상부 로우의 내용은 최하부 로우로 보내고 테이블의 내용을 한 로우씩 위쪽으로 시프트시키는 성분 발생회로에 의하여 발생되며; 에러 정정 인코더는 체크비트를 발생시키기 위하여 체크비트의 모든 성분에 응답하는 배타적-OR회로를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  13. 제1항에 있어서, 에러정정 인코딩된 코드워드는 하나 이상의 데이타 워드와, 코드워드에 인코딩된 하나 이상의 데이타 워드의 함수로 발생되는 다수의 체크비트를 포함하며, 에러정정 인코더는 체크비트를 발생시키는 회로를 포함하며, 하나 이상의 데이타 워드에서 각 로우가 체크비트를 표시하며 각 컬럼이 데이타 비트를 표시하며, 로우에 의하여 표시된 체크비트는 체크비트의 로우에서 데이타 비트를 표시하는 칼럼에 X를 가진 모든 데이타 비트의 배타적-OR 함수로써 발생되는 것을 특징으로 하는 반도체 메모리 장치.
  14. 제1항에 있어서, 상태 출력단자; 그리고 제어 데이타를 수신하고 제어신호를 발생시키는 제어회로를 더 포함하며, 에러정정 디코더는 검색된 에러정정디코딩된 코드워드에서 검출된 신호의 정정결과를 표시하는 ECC 상태신호를 더 발생시키며; ECC 상태신호는 제어회로의 제어신호에 따라 상태 출력단자에 선택적으로 연결되는 것을 특징으로 하는 반도체 메모리 장치.
  15. 제1항에 있어서, 상태 출력단자; 및 제어 데이타를 수신하고 제어신호를 발생시키는 제어회로를 더 포함하며, 에러정정 디코더는 검색된 코드워드에서 인코딩된 하나 이상의 데이타 어드 중 각각의 하나에 관련된 다수의패리티 비트를 더 발생시키며; 검색된 코드워드에 인코딩된 하나 이상의 데이타 워드 중 하나와 제어 회로의 제어신호에 따라 상태 출력단자에 선택적으로 연결되는 것을 특징으로 하는 반도체 메모리 장치.
  16. 제15항에 있어서, 에러정정 디코더는 검색된 에러정정 인코딩된 코드워드에서 검출된 에러정정의 결과를 표시하는 ECC 상태신호를 더 발생시키며; 그리고 관련 패리티 비트와 ECC 상태 신호중 하나는 제어 회로의 제어신호에 따라 상태 출력단자에 선택적으로 연결되는 것을 특징으로 하는 반도체 메모리 장치.
  17. 제1항에 있어서, 보조 데이타를 받아들이는 보조 입력단자; 상태 표시 데이타를 발생시키는 상태 출력단자; 제어 데이타를 받아들이고 제어신호를 발생시키는 제어회로; 입력단자, 보조 입력단자 및 내부 메모리 어래이에 연결되어, 내부 메모리 어래이에 저장하기 위하여, 수신된데이타 워드와 수신된 보조 데이타의결합을 포함하는 메모리 저장워드를 발생시키는 결합회로; 내부 메모리 어래이, 출력단자 및 상태 출력단자 사이에 연결되어, 결합된 데이타 워드 및 보조 데이타를 포함하는 이전에 저정된 메모리 저장워드를 검색하고, 출력단자에서 하나 이상의 데이타 워드 중 하나와 상태 출력단자에서 이전에 결합된 보조 데이타를 발생시키는 선택 히로를 더 포함하며, 제어회로는 반도체 메모리 장치를 선택적으로 배열하기 위하여 제어신호를 발생시켜 제1동작모드에서 에러정정 인코더 및 에러정정 디코더를 활성화하고, 결합회로르 활성화시키며, 그리고 선택회로는 수신된 제어 데이타에 따르는 제2동작 모드인 것을 특징으로 하는 반도체 메모리 장치.
  18. 제17항에 있어서, 에러정정 디코더는 검색된 에러정정 인코딩된 코드워드에서 검출된 에러의 정정결과를 표시하는 ECC 상태신호를 더 발생시키며 : 제1동작모드로 동작할때, ECC 상태신호는 제어 회로의 제어신호에 따라 상태 출력단자에 선택적으로 연결되는 것을 특징으로 하는 반도체 메모리 장치.
  19. 제17항에 있어서, 에러정정 디코더는 검색된 에러정정 인코딩된 하나 이상의 데이타 워드중 각 하나에 관련된 다수의 패리티 비트를 더 발생시키며 : 제1동작모드로 동작할때, 검색된 코드워드에 인코딩된 하나 이상의 데이타 워드중 하나와 관련된 패리티 비트는 제어신호에 따라 상태 출력단자에 선택적으로 연결되는 것을 특징으로 하는 반도체 메모리 장치.
  20. 제19항에 있어서, 에러정정 디코더는 검색된 에러정정 인코딩된 코드워드에서 검출된 에러의 정정 결과를 표시하는 ECC 상태신호를 더 발생시키며 : 제1동작모드로 동작할때, 관련 패리티 비트와 ECC 상태신호중 하나는 제어회로의 제어신호에 따라 상태 출력단자에 선택적으로 연결되는 것을 특징으로 하는 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950003425A 1994-02-22 1995-02-22 에러검출및정정용반도체메모리장치 KR100382255B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US20078694A 1994-02-22 1994-02-22
US8/200,786 1994-02-22
US08/200,786 1994-02-22

Publications (2)

Publication Number Publication Date
KR950033822A true KR950033822A (ko) 1995-12-26
KR100382255B1 KR100382255B1 (ko) 2003-08-06

Family

ID=22743178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950003425A KR100382255B1 (ko) 1994-02-22 1995-02-22 에러검출및정정용반도체메모리장치

Country Status (7)

Country Link
US (1) US5966389A (ko)
EP (1) EP0668561B1 (ko)
JP (1) JPH07254300A (ko)
KR (1) KR100382255B1 (ko)
AT (1) ATE216096T1 (ko)
DE (1) DE69526279T2 (ko)
TW (1) TW399169B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140074305A (ko) * 2011-08-26 2014-06-17 옥스퍼드 브룩스 유니버시티 디지털 에러보정
KR101439815B1 (ko) * 2013-03-08 2014-09-11 고려대학교 산학협력단 메모리에서의 에러 정정 처리 회로 및 에러 정정 처리 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9601606D0 (sv) * 1996-04-26 1996-04-26 Ericsson Telefon Ab L M Sätt vid radiotelekommunikationssystem
JP3945602B2 (ja) * 1998-04-14 2007-07-18 富士通株式会社 訂正検査方法及び訂正検査装置
KR100665442B1 (ko) * 2000-12-29 2007-01-04 엘지전자 주식회사 에러정정용 메모리 제어장치 및 방법
US7036068B2 (en) * 2001-07-25 2006-04-25 Hewlett-Packard Development Company, L.P. Error correction coding and decoding in a solid-state storage device
US20030023922A1 (en) * 2001-07-25 2003-01-30 Davis James A. Fault tolerant magnetoresistive solid-state storage device
US6981196B2 (en) * 2001-07-25 2005-12-27 Hewlett-Packard Development Company, L.P. Data storage method for use in a magnetoresistive solid-state storage device
US20030172339A1 (en) * 2002-03-08 2003-09-11 Davis James Andrew Method for error correction decoding in a magnetoresistive solid-state storage device
US6973604B2 (en) * 2002-03-08 2005-12-06 Hewlett-Packard Development Company, L.P. Allocation of sparing resources in a magnetoresistive solid-state storage device
JP2005327437A (ja) 2004-04-12 2005-11-24 Nec Electronics Corp 半導体記憶装置
US20070061669A1 (en) * 2005-08-30 2007-03-15 Major Karl L Method, device and system for detecting error correction defects
CN101796277B (zh) * 2007-08-31 2013-06-12 尤尼弗瑞克斯I有限责任公司 废气处理装置
US20090276587A1 (en) * 2008-04-30 2009-11-05 Moyer William C Selectively performing a single cycle write operation with ecc in a data processing system
US7814300B2 (en) 2008-04-30 2010-10-12 Freescale Semiconductor, Inc. Configurable pipeline to process an operation at alternate pipeline stages depending on ECC/parity protection mode of memory access
US9529547B2 (en) 2011-10-21 2016-12-27 Freescale Semiconductor, Inc. Memory device and method for organizing a homogeneous memory
KR102002925B1 (ko) 2012-11-01 2019-07-23 삼성전자주식회사 메모리 모듈, 그것을 포함하는 메모리 시스템, 그것의 구동 방법
CN105340022B (zh) * 2013-06-24 2019-11-12 美光科技公司 用于校正数据错误的电路、设备及方法
CN103700396B (zh) * 2013-12-03 2016-06-01 中国航天科技集团公司第九研究院第七七一研究所 一种面向sram的抗seu错误累积的控制器及方法
US9852024B2 (en) * 2016-04-19 2017-12-26 Winbond Electronics Corporation Apparatus and method for read time control in ECC-enabled flash memory
US10691533B2 (en) * 2017-12-12 2020-06-23 Micron Technology, Inc. Error correction code scrub scheme
CN114203228B (zh) * 2020-09-18 2023-09-15 长鑫存储技术有限公司 存储器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3243774A (en) * 1962-07-12 1966-03-29 Honeywell Inc Digital data werror detection and correction apparatus
US3387261A (en) * 1965-02-05 1968-06-04 Honeywell Inc Circuit arrangement for detection and correction of errors occurring in the transmission of digital data
US3648239A (en) * 1970-06-30 1972-03-07 Ibm System for translating to and from single error correction-double error detection hamming code and byte parity code
US3825893A (en) * 1973-05-29 1974-07-23 Ibm Modular distributed error detection and correction apparatus and method
US3836957A (en) * 1973-06-26 1974-09-17 Ibm Data storage system with deferred error detection
US4506362A (en) * 1978-12-22 1985-03-19 Gould Inc. Systematic memory error detection and correction apparatus and method
US4360915A (en) * 1979-02-07 1982-11-23 The Warner & Swasey Company Error detection means
US5177743A (en) * 1982-02-15 1993-01-05 Hitachi, Ltd. Semiconductor memory
US4450562A (en) * 1982-03-26 1984-05-22 Rca Corporation Two level parity error correction system
US4651321A (en) * 1983-08-29 1987-03-17 Amdahl Corporation Apparatus for reducing storage necessary for error correction and detection in data processing machines
DE3379192D1 (en) * 1983-12-19 1989-03-16 Itt Ind Gmbh Deutsche Correction method for symbol errors in video/teletext signals
JPS61134988A (ja) * 1984-12-04 1986-06-23 Toshiba Corp 半導体メモリにおける誤り検出訂正機能制御系
US4852100A (en) * 1986-10-17 1989-07-25 Amdahl Corporation Error detection and correction scheme for main storage unit
JPH01171199A (ja) * 1987-12-25 1989-07-06 Mitsubishi Electric Corp 半導体メモリ
US4995041A (en) * 1989-02-03 1991-02-19 Digital Equipment Corporation Write back buffer with error correcting capabilities
US5195099A (en) * 1989-04-11 1993-03-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having improved error correcting circuit
JPH0387000A (ja) * 1989-08-30 1991-04-11 Mitsubishi Electric Corp 半導体記憶装置
US5331645A (en) * 1990-01-17 1994-07-19 Integrated Device Technology, Inc. Expandable digital error detection and correction device
US5127014A (en) * 1990-02-13 1992-06-30 Hewlett-Packard Company Dram on-chip error correction/detection
US5043943A (en) * 1990-06-18 1991-08-27 Motorola, Inc. Cache memory with a parity write control circuit
JP2549209B2 (ja) * 1991-01-23 1996-10-30 株式会社東芝 半導体記憶装置
JPH05225798A (ja) * 1991-08-14 1993-09-03 Internatl Business Mach Corp <Ibm> メモリシステム
US5313475A (en) * 1991-10-31 1994-05-17 International Business Machines Corporation ECC function with self-contained high performance partial write or read/modify/write and parity look-ahead interface scheme

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140074305A (ko) * 2011-08-26 2014-06-17 옥스퍼드 브룩스 유니버시티 디지털 에러보정
KR101439815B1 (ko) * 2013-03-08 2014-09-11 고려대학교 산학협력단 메모리에서의 에러 정정 처리 회로 및 에러 정정 처리 방법
WO2014137202A1 (ko) * 2013-03-08 2014-09-12 고려대학교 산학협력단 메모리에서의 에러 정정 처리 회로 및 에러 정정 처리 방법

Also Published As

Publication number Publication date
EP0668561B1 (en) 2002-04-10
EP0668561A2 (en) 1995-08-23
EP0668561A3 (en) 1996-04-10
US5966389A (en) 1999-10-12
DE69526279T2 (de) 2002-10-02
KR100382255B1 (ko) 2003-08-06
JPH07254300A (ja) 1995-10-03
TW399169B (en) 2000-07-21
DE69526279D1 (de) 2002-05-16
ATE216096T1 (de) 2002-04-15

Similar Documents

Publication Publication Date Title
KR950033822A (ko) 에러검출 및 정정용 반도체 메모리 장치
KR100266748B1 (ko) 반도체 메모리 장치 및 그 장치의 에러 정정 방법
US6018817A (en) Error correcting code retrofit method and apparatus for multiple memory configurations
KR940000901B1 (ko) 마스크 rom을 구비한 반도체 메모리 장치
US4726021A (en) Semiconductor memory having error correcting means
JPS6122826B2 (ko)
US5251219A (en) Error detection and correction circuit
US5537427A (en) Modular multiple error correcting code system
US4631725A (en) Error correcting and detecting system
US5386425A (en) Two-dimensional error correcting method and decoder
US4692922A (en) Method for correcting and detecting errors
US20090070637A1 (en) Electronic circuit with a memory matrix that stores pages including extra data
US5761221A (en) Memory implemented error detection and correction code using memory modules
EP1346364B1 (en) Data processing device with a write once memory (wom)
JPH0760394B2 (ja) 誤り訂正・検出方式
US5896397A (en) Method and device for error protection of programmable memories
SU982098A1 (ru) Запоминающее устройство с исправлением ошибок
JPS6223902B2 (ko)
SU1083237A2 (ru) Запоминающее устройство с исправлением ошибок
KR890004185B1 (ko) 다중에러 정정 리드-솔로몬 디코더에서의 이레이져에 관한 정보 전송회로
SU1149314A1 (ru) Запоминающее устройство с обнаружением ошибок
KR970068161A (ko) 메모리 데이타 입출력 장치 및 방법
SU1633461A1 (ru) Запоминающее устройство с коррекцией модульных ошибок
SU1411834A1 (ru) Запоминающее устройство с самоконтролем
JP2763413B2 (ja) 誤り訂正符号の符号器ならびに符号化方法およびその復号器ならびに復号方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080326

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee