KR970068161A - 메모리 데이타 입출력 장치 및 방법 - Google Patents
메모리 데이타 입출력 장치 및 방법 Download PDFInfo
- Publication number
- KR970068161A KR970068161A KR1019960006014A KR19960006014A KR970068161A KR 970068161 A KR970068161 A KR 970068161A KR 1019960006014 A KR1019960006014 A KR 1019960006014A KR 19960006014 A KR19960006014 A KR 19960006014A KR 970068161 A KR970068161 A KR 970068161A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- memory
- output
- buffer
- input
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
메모리 데이타 입출력 장치 및 방법
2. 발명이 해결하려고 하는 기술적 과제
IC의 입출력단이 여러 비트로 이루어져 있어서 한 비트 에러정정코드를 이용한 에러의 검출과 정정을 수행할 수 있게 하고, 에러 정정 부호화로 일반적인 데이타 버스 폭을 가지지 못하는 경우 그 데이타 버스 폭을 일반적인 데이타버스 폭으로 조정해주는데 사용하며, 여러 비트 동시에 에러가 발생한 불량한 메모리라 하더라도 그 에러들을 적절히 분산시킴으로써 에러의 정정이 용이하도록 하여 정상적인 메모리와 거의 비슷한 수준으로 동작하게 하는 메모리 데이타 입출력 장치 및 방법을 제공한다.
3. 발명의 해결방법의 요지
본 메모리 데이타 입출력 장치는, 동시에 입출력되는 데이타 단자를 두개 이상 가지는 메모리와, 소정의 행 및 열로 이루어져 상기 메모리로 데이타를 출력하거나 상기 메모리로부터 데이타를 입력하는 버퍼와, 상기 버퍼에 소정의 에러정정코드를 행 방향으로 다수 입력한 후 열 방향으로 읽어 상기 메모리로 출력하며, 상기 메모리로부터 출력되는 데이타를 열 방향으로 입력하였다가 행 방향으로 읽어 상기 버퍼로 출력하도록 제어하며, 상기 메모리에 발생한 에러를 각 에러정정코드로써 분산시키는 동작을 제어하는 제어수단으로 구성됨을 특징으로 한다.
4. 발명의 중요한 용도
메모리 입출력을 제어하는데 사용한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 버퍼를 구성하는 임의의 한 셀 및 그 주변회로의 구성도.
Claims (4)
- 동시에 입출력되는 데이타 단자를 두개 이상 가지는 메모리와, 소정의 행 및 열로 이루어져 상기 메모리로 데이타를 출력하거나 상기 메모리로부터 데이타를 입력하는 버퍼와, 상기 버퍼에 소정의 에러정정코드를 행 방향으로 다수 입력한 후 열 방향으로 읽어 상기 메모리로 출력하며, 상기 메모리로부터 출력되는 데이타를 열 방향으로 입력하였다가 행 방향으로 읽어 상기 버퍼로 출력하도록 제어하며, 상기 메모리에 발생한 에러를 각 에러정정코드로써 분산시키는 동작을 제어하는 제어수단으로 구성됨을 특징으로 하는 메모리 데이타 입출력 장치.
- 제1항에 있어서, 상기 버퍼의 행의 길이가 바이트의 배수임을 특징으로 하는 메모리 데이타 입출력 장치.
- 동시에 입출력되는 데이타 단자를 두개 이상 가지는 메모리와, 소정의 행 및 열로 이루어져 상기 메모리로 데이타를 출력하거나 상기 메모리로부터 데이타를 입력하는 버퍼를 구비한 장치에서 메모리 입출력을 제어하는 방법에 있어서, 상기 버퍼에 소정의 에러정정코드를 행 방향으로 다수 입력한 후 열 방향으로 읽어 상기 메모리로 출력하는 제1과정과, 상기 메모리로부터 출력되는 데이타를 열 방향으로 입력하였다가 행 방향으로 읽어 상기 버퍼로 출력하는 제2과정과, 모든 데이타의 양이 상기 버퍼 크기의 배수가 되지 않아 마지막 입력 데이타가 상기 버퍼를 완전히 채우지 못하면 상기 에러정정코드의 0데이타 열에 대한 부가 패러티 비트가 0데이타 열이면 버퍼의 나머지 부분을 0로 채우는 제3과정으로 이루어짐을 특징으로 하는 메모리 데이타 입출력 방법.
- 동시에 입출력되는 데이타 단자를 두개 이상 가지는 메모리와, 소정의 행 및 열로 이루어져 상기 메모리로 데이타를 출력하거나 상기 메모리로부터 데이타를 입력하는 버퍼를 구비한 장치에서 메모리 입출력을 제어하는 방법에 있어서, 상기 버퍼에 소정의 에러정정코드를 행 방향으로 다수 입력한 후 열 방향으로 읽어 상기 메모리로 출력하는 제1과정과, 상기 메모리로부터 출력되는 데이타를 열 방향으로 입력하였다가 행 방향으로 읽어 상기 버퍼로 출력하는 제2과정과, 전 데이타의 양이 상기 버퍼 크기의 배수가 되지 않아 마지막 입력 데이타가 상기 버퍼를 완전히 채우지 못하면 상기 에러정정코드의 1데이타 열에 대한 부가 패러티 비트가 1데이타 열이면 버퍼의 나머지 부분을 1로 채우는 제3과정으로 이루어짐을 특징으로 하는 메모리 데이타 입출력 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960006014A KR100189550B1 (ko) | 1996-03-08 | 1996-03-08 | 메모리데이타입출력장치및그제어방법_ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960006014A KR100189550B1 (ko) | 1996-03-08 | 1996-03-08 | 메모리데이타입출력장치및그제어방법_ |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970068161A true KR970068161A (ko) | 1997-10-13 |
KR100189550B1 KR100189550B1 (ko) | 1999-06-01 |
Family
ID=19452605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960006014A KR100189550B1 (ko) | 1996-03-08 | 1996-03-08 | 메모리데이타입출력장치및그제어방법_ |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100189550B1 (ko) |
-
1996
- 1996-03-08 KR KR1019960006014A patent/KR100189550B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100189550B1 (ko) | 1999-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101622603B (zh) | 半导体存储器件及其控制方法 | |
US7328377B1 (en) | Error correction for programmable logic integrated circuits | |
KR100261790B1 (ko) | 에러 정정/검출회로와 반도체 기억장치 | |
US4450561A (en) | Method and device for generating check bits protecting a data word | |
US5251219A (en) | Error detection and correction circuit | |
DE69220818T2 (de) | Verfahren und Einrichtung zur Fehlererkennung in Recherspeichern versehen mit Mehrfach-bit-Ausgängen | |
KR870007610A (ko) | 에러 정정 코드 발생기 및 그 발생 방법과 소산 코드 디코더 및 그 디코딩 방법 | |
AU552984B2 (en) | Data processing using symbol correcting code | |
KR950033822A (ko) | 에러검출 및 정정용 반도체 메모리 장치 | |
EP0092960A2 (en) | Apparatus for checking and correcting digital data | |
KR970707493A (ko) | 디스크 드라이브 에뮬레이터를 위한 에러 보정 방법및 장치(error correction method and apparatus for disk drive emulator) | |
KR880000960A (ko) | 반도체 메모리 | |
US10956259B2 (en) | Error correction code memory device and codeword accessing method thereof | |
KR970071831A (ko) | 3치기억 반도체기억시스템 | |
KR880013064A (ko) | 어드레스 발생회로 | |
KR970068161A (ko) | 메모리 데이타 입출력 장치 및 방법 | |
KR970024634A (ko) | 주기적 여유 코드를 이용한 오류검출회로 | |
KR850007177A (ko) | 차집합 순환 코우드를 사용하는 텔레텍스트 시스템의 오차정정 시스템 | |
KR920008774A (ko) | 반도체 집적회로 | |
EP1460542B1 (en) | Integrated memory system comprising at least a non-volatile memory and an automatic error corrector | |
JPH03147041A (ja) | エラー訂正システム | |
SU746745A1 (ru) | Запоминающее устройство | |
SU377873A1 (ru) | Запоминающее устройство | |
JPH01196647A (ja) | 誤り訂正機能を有する記憶装置 | |
JPS6223902B2 (ko) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20071221 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |