KR950021598A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR950021598A
KR950021598A KR1019940032635A KR19940032635A KR950021598A KR 950021598 A KR950021598 A KR 950021598A KR 1019940032635 A KR1019940032635 A KR 1019940032635A KR 19940032635 A KR19940032635 A KR 19940032635A KR 950021598 A KR950021598 A KR 950021598A
Authority
KR
South Korea
Prior art keywords
insulating layer
transistor
load
semiconductor device
driver
Prior art date
Application number
KR1019940032635A
Other languages
English (en)
Other versions
KR0178816B1 (ko
Inventor
히로아끼 요꼬야마
Original Assignee
가네꼬 히사시
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 니뽄 덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR950021598A publication Critical patent/KR950021598A/ko
Application granted granted Critical
Publication of KR0178816B1 publication Critical patent/KR0178816B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 따른 반도체 장치는 제1도전 타입의 구동기 트랜지스터와, 구동기 트랜지스터 위에 형성된 제2도전타입의 부하 트랜지스터와, 구동기 트랜지스터와 부하 트랜지스터 사이에 형성된 절연층을 포함한다. 절연층에는 그 위에 부하 트랜지스터의 채널 영역, 게이트 절연층, 및 게이트 전극이 형성된 디프레이션 에어리어가 제공되어 있다.

Description

반도체 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명이 적용되는 메모리셀을 도시하는 회로도
제5도는 본 발명에 따른 제1실시예의 메모리 장치의 구조를 도시하는 평면도
제6도는 제5도의 선 I-I’에서 본 단면도
제7도 내지 제12도는 제5도 및 제6도에서 도시한 메모리 장치의 제조 단계를 도시한 도면.

Claims (8)

  1. 제1도전 타입의 구동기 트랜지스터와, 상기 구동기 트랜지스터 위에 형성된 제2도전 타입의 부하 트랜지스터와, 상기 구동기 트랜지스터의 상기 부하 트랜지스터 사이에 형성된 절연층을 포함하며, 상기 절연층에는 그 위에 부하 트랜지스터의 채널 영역, 게이트 절연층, 및 게이트 전극이 형성되어 있는 디프레이션 에어리어가 제공되어 있는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 디프레이션 에어리어는 홈인 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서, 상기 홈은 전방 테이퍼 형태로 형성되며, 상기 홈의 보텀은 상부 개부 보다 좁은 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 상기 제1 및 제2 도전 타입은 각각 N형과 P형인 것을 특징으로 하는 반도체 장치.
  5. 제1항에 있어서, 상기 부하 트랜지스터의 상기 채널 영역과 소스-드레인 영역은 불순물 주입에 의한 자기 정렬 형태로 형성되는 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서, 상기 불순물은 붕소인 것을 특징으로 하는 반도체 장치.
  7. 한쌍의 N형 구동기 트랜지스터와, 상기 구동기 트랜지스터 위에 형성된 한쌍의 P형 부하 트랜지스터와, 상기 구동기 트랜지스터와 상기 부하 트랜지스터 사이에 형성된 절연층을 포함하며, 상기 절연층에는 그 위체 상기 부하 트랜지스터의 채널 영역, 게이트 절연층, 및 게이트 전극이 형성된 홈이 제공되는 특징으로 하는 반도체 메모리.
  8. 제7항에 있어서, 상기 부하 트랜지스터의 상기 채널 영역과 소스-드레인 영역은 이온 주입에 의한 자기 정렬 형태로 형성되는 것을 특징으로 하는 반도체 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940032635A 1993-12-03 1994-12-03 반도체 장치 KR0178816B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5303719A JP2684975B2 (ja) 1993-12-03 1993-12-03 ボトムゲート型薄膜ｍｏｓトランジスタおよびその製造方法
JP93-303719 1993-12-03

Publications (2)

Publication Number Publication Date
KR950021598A true KR950021598A (ko) 1995-07-26
KR0178816B1 KR0178816B1 (ko) 1999-03-20

Family

ID=17924443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940032635A KR0178816B1 (ko) 1993-12-03 1994-12-03 반도체 장치

Country Status (3)

Country Link
US (1) US5598013A (ko)
JP (1) JP2684975B2 (ko)
KR (1) KR0178816B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3686144B2 (ja) * 1995-12-07 2005-08-24 株式会社ルネサステクノロジ 半導体記憶装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02295164A (ja) * 1989-05-10 1990-12-06 Sony Corp 半導体メモリ
US5350933A (en) * 1990-02-21 1994-09-27 Sony Corporation Semiconductor CMOS static RAM with overlapping thin film transistors
JP2830535B2 (ja) * 1991-08-30 1998-12-02 日本電気株式会社 Ｃｍｏｓ型ｓｒａｍおよびその製造方法
KR940009608B1 (ko) * 1991-11-30 1994-10-15 삼성전자 주식회사 반도체 메모리장치 및 그 제조방법
JP3132126B2 (ja) * 1992-02-25 2001-02-05 ソニー株式会社 半導体装置およびその製造方法
US5373170A (en) * 1993-03-15 1994-12-13 Motorola Inc. Semiconductor memory device having a compact symmetrical layout

Also Published As

Publication number Publication date
US5598013A (en) 1997-01-28
KR0178816B1 (ko) 1999-03-20
JP2684975B2 (ja) 1997-12-03
JPH07161842A (ja) 1995-06-23

Similar Documents

Publication Publication Date Title
KR950034767A (ko) Mis형 반도체장치
KR890702254A (ko) 집적회로 트랜치 셀
US7732282B2 (en) Transistor of the I-MOS type comprising two independent gates and method of using such a transistor
KR960026941A (ko) 반도체장치
KR930006950A (ko) 정적 메모리 장치
KR850007718A (ko) 반도체 장치
US4213140A (en) Insulated-gate semiconductor device
KR920000145A (ko) 반도체 메모리
KR940020424A (ko) 정적 반도체 기억 장치
KR960032771A (ko) 접합 전계 효과 트랜지스터를 갖는 반도체 장치
KR950021714A (ko) 박막트랜지스터를 갖는 반도체장치와 그의 제조방법
KR890017769A (ko) 반도체 장치 및 제조방법
KR930003235A (ko) 마스터 슬라이스형 반도체 집적회로 장치의 기본셀 형성을 위한 트랜지스터 배치와 마스터 슬라이스형 반도체 집적회로 장치
KR920010903A (ko) 스태틱 랜덤 액세스 메모리용 셀
KR860009489A (ko) 반도체 집적회로장치 및 그 제조방법
KR900017104A (ko) Mos형 전계효과트랜지스터
KR880014644A (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR870004529A (ko) 반도체 기억장치
KR950021538A (ko) 반도체 집적 회로
KR950021598A (ko) 반도체 장치
KR900701046A (ko) 상보형 mos 회로기술을 이용한 래치업 방지회로를 가진 집적회로
KR970067841A (ko) 반도체 소자 및 그의 제조방법
KR960002889A (ko) 반도체 장치 및 그 제조방법
KR940012631A (ko) 반도체 메모리장치
JPS54101680A (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee