KR950015754A

KR950015754A - 기준신호 패드근처의 접지패드와 패드간에 캐패시터를 포함하는 반도체 디바이스

Info

Publication number: KR950015754A
Application number: KR1019940030851A
Authority: KR
Inventors: 히로끼 고이께
Original assignee: 가네꼬 히사시; 닛본덴기 가부시까가이샤
Priority date: 1993-11-24
Filing date: 1994-11-23
Publication date: 1995-06-17
Also published as: EP0654906A2; KR0165991B1; DE69422887D1; US5557235A; DE69422887T2; JPH07147380A; EP0654906B1; EP0654906A3; JP2684976B2

Abstract

반도체 기판(41)상에 제1과 제2 입력 버퍼 (21), 각각 버퍼 입력 레벨을 갖는 입력 신호를 입력 신호 패드(23)으로부터 입력버퍼에 공급하는 제1과 제2 입력 신호 접속(29) 및 각각 기준 신호 패드(27)에서 입력 버퍼로 버퍼 기준 레벨을 갖는 기준 신호를 공급하는 제1과 제2 기준 신호 접속(29)을 포함하는 반도체 디바이스에서, 접지 패드(71)는 기준 신호 패드 근처에 놓이고 반도체 기판과 기준 신호 패드 근처의 각 기준 신호 접속간에 접속된 캐패시터(73)를 갖는 반도체 디바이스용 접지 레벨을 공급하고 입력 신호 접속에 위치적으로 병렬로 놓이는 기준 신호 접속에 양호하게 공급된다, 다시 말하면, 각 기준 신호 접속은 입력 버퍼층의 관련된 하나와 노드(69)간에 입력 신호 접속중의 관련된 하나와 병렬로 놓이는 제1 부분과 노드에서 기준 신호 패드로 연장된 제2부분을 포함한다, 각 입력 버퍼는 각 입력 신호 접속에 TTL레벨을 갖는 입력 신호 중의 관련된 하나가 공급될 때 CMOS레벨의 출력 신호를 생성할 수 있다, 양호하게는, 각 입력 버퍼는 버퍼 입력 신호의 변화와 버퍼 기준 레벨 중의 관련된 하나의 변화를 서로 상쇄하기 위한 전류 미러 회로를 포함한다, 캐패시터는 MOS트랜지스터의 게이트 캐패시턴스에 의해 주어진 캐패시턴스를 갖는다.

Description

기준신호 패드근처의 접지패드와 패드간에 캐패시터를 포함하는 반도체 디바이스

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제9도는 본 발명의 제1 실시예에 따른 반도체 디바이스의 레이아웃도,

제14도는 본 발명의 제2 실시예에 따른 반도체 디바이스의 레이아웃도.

Claims

반도체 디바이스에 있어서, 기판상에 입력버퍼, 상기 입력 버퍼로 버퍼 입력 레벨을 갖는 입력 신호를 전송하기 위한 입력 신호 전송수단, 상기 입력 신호 전송수단으로 소스 입력 레벨을 갖는 상기 입력 신호를 공급하기 위한 입력 신호 공급 수단, 상기 입력 버퍼로 버퍼 기준 레벨을 갖는 기준 신호를 전송하기 위한 기준 신호 전송수단, 상기 기준 신호 전송 수단으로 소스 기준 레벨을 갖는 상기 기준 신호를 공급하기 위한 기준 신호 공급수단, 상기 반도체 디바이스의 접지 레벨을 상기 반도체 디바이스 기판에 공급하기 위해 상기 기준 상호 공급수단에 인접한 접지 공급 수단, 및 상기 기준 신호 공급 수단에 인접한 상기 기준 신호 전송 수단과 상기 반도체 디바이스간의 캐패시터를 포함하는 것을 특징으로 하는 반도체 디바이스.
제1항에 있어서, 상기 기준 신호 전송 수단이 상기 입력 신호 전송 수단에 병렬로 놓인 것을 특징으로 하는 반도체 디바이스.
제2항에 있어서, 상기 입력 버퍼가 상기 버퍼 입력 레벨의 입력 변화의 상기 버퍼 기준 레벨의 기준 변화를 서로 상쇄하기 위한 상쇄 수단을 함하는 것을 특징으로 하는 반도체 디바이스.
제3항에 있어서, 상기 상쇄 수단이 전류 미러 회로로서 접속된 제1과 제2 p채널 금속산화물 반도체 전계효과 트랜지스터와 제1과 제2n채널 금속산화물 반도체 전계 효과 트랜지스터, 상기 제1 n채널 금속 산화물 반도체 전계 효과 트랜지스터의 게이트 전극으로 상기 버퍼 입력 레벨의 입력 신호를 공급하기 위한 수단, 및 상기 제2n채널 금속 산화물 반도체 전계 효과트랜지스터의 게이트 전극으로 상기 버퍼 입력 레벨의 입력 신호를 공급하기 위한 수단을 포함하는 것을 특징으로 하는 반도체 디바이스.
제3항에 있어서, 상기 캐패시터가 상기 반도체 기판에 불순물 도프된 영역을 포함하는 금속 산화물 반도체 트랜지스터의 게이트 캐패시턴스에 의해 제공되는 캐패시턴스를 갖는 것을 특징으로 하는 반도체 디바이스.
제5항에 있어서, 상기 입력 버퍼가 상기 버퍼 입력 레벨의 입력 신호와 상기 버퍼 기준 레벨의 기준 신호에 응답하여 상보형 금속 산화물 반도체 논리 레벨의 출력 신호를 생성하고 상기 소스 입력 레벨이 트랜지스터/트랜지스터 논리 레벨인 것을 특징으로 하는 반도체 디바이스.
제2항에 있어서, 상기 캐패시터가 상기 반도체 기판에 불순물 도프된 영역을 포함하는 금속 산화물 반도체 트랜지스터의 게이트 캐피시턴스에 의해 제공되는 캐피시턴스를 갖는 것을 특징으로 하는 반도체 디바이스.
제1항에 있어서, 상기 기준 신호 전송수단이 제1과 제2부분을 포함하고, 상기 제1 부분이 상기 입력 버퍼와 상기 제1 부분이 상기 입력 신호 공급 수단에 인접한 노드간에 상기 입력 신호 전송수단과 병렬로 놓이고, 상기 제2부분이 상기 노드에서 상기 기준 신호 공급 수단으로 연장되고, 상기 캐패시터가 상기 기준 신호 공급 수단에 인접한 상기 제2 부분에 접속되는 것을 특징으로 하는 반도체 디바이스.
제8항에 있어서, 상기 제2 부분이 상기 버퍼 기준 레벨상에 잡음을 중첩시키기 위해 상기 반도체 기판에 관련하여 기생 저항과 기생 캐패시턴스를 갖고, 상기 캐패시터가 상기 접지 공급수단과 상호 작용하여 상기 잡음을 적게 하는 것을 특징으로 하는 반도체 디바이스.
제9항에 있어서, 상기 입력 버퍼가 상기 입력 버퍼 입력 레벨의 입력 변화와 상기 버퍼 기준 레벨의 기준변화를 서로 상쇄하기 위한 상쇄 수단을 포함하는 것을 특징으로 하는 반도체 디바이스.
제1O항에 있어서, 상기 캐패시터가 상기 반도체 기판에 불순물 도프된 영역을 포함하는 금속 산화물 반도체 트랜지스터의 게이트 캐패시턴스에 의해 제공되는 캐패시턴스를 갖는 것을 특징으로 하는 반도체 디바이스.
제9항에 있어서, 상기 캐패시터가 상기 반도체 기판에 불순물 도프된 영역을 포함하는 금속 산화물 반도체 트랜지스터의 게이트 캐패시턴스에 의해 제공되는 캐패시턴스를 갖는 것을 특징으로 하는 반도체 디바이스.
제1항에 있어서, 상기 입력 버퍼가 제1 입력 버퍼가 되고, 상기 입력 신호가 제1 입력 신호가 되고, 상기 입력신호 전송 수단이 제1 입력전송 수단이 되고, 상기 버퍼 입력 레벨이 제1 버퍼 입력 레벨이 되고, 상기 기준신호 전송 수단이 제1 기준 신호 전송 수단이 되고, 상기 버퍼 기준 레벨이 제1 버퍼 기준 레벨이 되고, 상기 반도체 디바이스가 제1 입력 버퍼, 상기 제2 입력버퍼로 제2 버퍼 입력 레벨을 갖는 제2 입력 신호를 전송하기 위한 제2 입력신호 전송수단, 및 상기 제2 입력 버퍼로 제2 버퍼 기준레벨을 갖는 상기 기준 신호를 전송하기 위한 제2기준신호 전송수단을 더 포함하며, 상기 제2기준 신호 전송수단이 상기 제2 입력신호 전송수단과 병렬로 놓이는 것을 특징으로 하는 반도체 디바이스.
제13항에 있어서, 상기 제1 입력 버퍼가 상기 제1 버퍼 입력 레벨을 입력 변화와 상기 제1 버퍼 기준 레벨의 기준 변화를 서로 상쇄하기 위한 상쇄수단을 포함하고, 상기 제2 입력 버퍼가 상기 제2 버퍼 입력 레벨의 다른 입력 변화와 상기 제2 버퍼 기준 레벨의 다른 기준 변화를 서로 상쇄하기 위한 상쇄 수단을 포함하는 것을 특징으로 하는 반도체 디바이스.
제14항에 있어서, 상기 캐패시터가 상기 반도체 기판에 불순물 도프된 영역을 포함하는 금속산화물 반도체 트렌지스터의 게이트 캐패시턴스에 의해 제공되는 캐패시턴스를 갖는 것을 특징으로 하는 반도체 디바이스.
제13항에 있어서, 상기 캐패시터가 상기 반도체 기판에 불순물 도프된 영역을 포함하는 금속산화물 반도체 트랜지스터의 게이트 캐패시턴스에 의해 제공되는 캐패시턴스를 갖는 것을 특징으로 하는 반도체 디바이스.
제1항에 있어서, 상기 입력 버퍼가 제1 입력 버퍼가 되고, 상기 입력 신호가 제1 입력 신호가 되고, 상기 입력신호 전송 수단이 제1 입력전송 수단이 되고, 상기 버퍼 입력 레벨이 제1 버퍼 입력 레벨이 되고, 상기 입력 신호 공급수단이 제1 입력 신호 공급 수단이 되고, 상기 기준 신호 전송 수단이 제1 기준 신호 전송 수단이 되고, 상기 버퍼 기준 레벨이 제1 버퍼 기준 레벨이 되고, 상기 캐패시터가 제1 캐패시터가 되고, 상기 제1 기준 신호전송 수단은 제1의 제1차 및 2차 부분을 포함하고, 상기 제1의 1차 부분이 상기 제1 입력버퍼와 상기 제1의 1차 부분이 상기 제1 입력 공급 수단에 인접하는 제1 노드간에 상기 제1 입력 신호 전송 수단과 병렬로 놓이고, 상기 제1, 2차 부분이 상기 제1 노드에서 상기 기준 신호 공급 수단으로 연장하며, 상기 반도체 디바이스가 제2 입력 버퍼, 상기 제2 입력 버퍼로 제2 버퍼 입력 레벨을 갖는 제2 입력 신호를 전송하기 위한 제2 입력 신호 전송 수단, 상기 제2 입력 신호 전송 수단으로 상기 제2 입력 신호를 공급하기 위한 제2 입력 신호 공급 수단, 및 상기 제2 입력 버퍼로 제2 버퍼 기준 레벨을 갖는 상기 기준 신호를 전송하기 위한 제2기준 신호 전송 수단을 더 포함하고, 상기 제2 기준 신호 전송 수단은 제2의 1차 및 2차부분을 포함하고, 상기 제2의 제1부분이 상기 제2 입력 버퍼와 상기 제2의 1차부분이 상기 제2 입력 공급 수단에 인접하는 제2노드간에 상기 제2 입력 신호 전송 수단과 병렬로 놓이고, 상기 제2 2차 부분이 상기 제2 노드에서 상기 기준 신호 공급 수단으로 연장하며, 상기 제1 캐패시터가 상기 기준 신호 공급 수단에 인접한 상기 제1 2차 부분과 상기 반도체 디바이스간에 접속되고, 제2 캐패시터가 상기 기준 신호 공급 수단에 인짐한 제22차부분과 상기 반도체 디바이스간에 접속되는 것을 특징으로 하는 반도체 디바이스.
제17항에 있어서, 상기 제1 입력 버퍼가 상기 제1 버퍼 입력 레벨의 입력변화와 상기 제1 버퍼 기준 레벨의 기준 변화를 서로 상쇄하기 위한 상쇄 수단을 포함하고, 상기 제2 입력 버퍼가 상기 제2 버퍼 입력 레벨의 다른 입력 변화와 상기 제2 버퍼 기준 레벨의 다른 기준 변화를 서로 상쇄하기 위한 상쇄 수단을 포함하는 것을 특징으로 하는 반도체 디바이스、
제18항에 있어서, 상기 제1 캐패시터가 상기 반도체 기판에 제1 불순물 도프된 영역을 포함하는 제1 금속산화물 반도체 트랜지스터의 게이트 캐패시턴스에 의해 제공되는 캐패시턴스를 갖고, 상기 제2 캐패시터가 상기 반도체 기판에 제2 불순물 도프된 영역을 포함하는 제2 금속 산화물 반도체 트랜지스터의 게이트 캐패시턴스에 의해 제공되는 캐패시턴스를 갖는 것을 특징으로 하는 반도체 디바이스.
제17항에 있어서, 상기 제1 캐패시터가 상기 반도체 기판에 제1 불순물 도프된 영역을 포함하는 제1 금속 산화물 반도체 트렌지스터의 게이트 캐패시턴스에 의해 제공되는 캐패시턴스를 갖고, 상기 제2 캐패시터가 상기 반도체 기판에 제2 불순물 도프된 영역을 포함하는 제2 금속 산화물 반도체 트랜지스터의 게이트 캐패시턴스에 의해 제공되는 캐패시턴스를 갖는 갖을 특징으로 하는 반도체 디바이스.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.