KR970024170A - 리서프 이디모스(resurf edmos) 트랜지스터와 이를 이용한 고전압 아날로그 멀티플렉서회로 - Google Patents

리서프 이디모스(resurf edmos) 트랜지스터와 이를 이용한 고전압 아날로그 멀티플렉서회로 Download PDF

Info

Publication number
KR970024170A
KR970024170A KR1019950035381A KR19950035381A KR970024170A KR 970024170 A KR970024170 A KR 970024170A KR 1019950035381 A KR1019950035381 A KR 1019950035381A KR 19950035381 A KR19950035381 A KR 19950035381A KR 970024170 A KR970024170 A KR 970024170A
Authority
KR
South Korea
Prior art keywords
high voltage
transistor
region
multiplexer
drain
Prior art date
Application number
KR1019950035381A
Other languages
English (en)
Other versions
KR100202635B1 (ko
Inventor
권오경
정관열
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019950035381A priority Critical patent/KR100202635B1/ko
Priority to JP00270696A priority patent/JP3169333B2/ja
Priority to US08/588,948 priority patent/US5854566A/en
Publication of KR970024170A publication Critical patent/KR970024170A/ko
Priority to US09/124,091 priority patent/US6559683B1/en
Priority to US09/126,591 priority patent/US6160289A/en
Application granted granted Critical
Publication of KR100202635B1 publication Critical patent/KR100202635B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electronic Switches (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 종래의 리서프 엘디모스(RESURF LDMOS)의 소자에서 소스와 드레인의 양쪽에 드리프트영역을 설치하여 고전압의 아날로그 신호가 입력될 때 드레인과 소스가 서로바뀔 수 있는 양방향성 고전압 엔모스트랜지스터와 피모스 트랜지스터를 제안하고, 그 양방향성 고전압 엔모스트랜지스터와 피모스트랜지스터를 이용하여 3개이상의 입력을 갖는 고전압 아날로그 멀티프렉서를 푸쉬-풀형, 패스트랜지스터형, 푸쉬-풀형과 패스트랜지스터형을 혼합한 형태로 구성함으로써, 안정적인 동작을 하는 고전압 아날로그 멀티플렉서를 구현하고 아울러 디스플레이 드라이버 엘에스아이(LSI)와 같이 다단의 고전압 멀티플렉서회로가 필요한 경우에 계층구조를 갖는 고전압 멀티플렉서를 구현하여 각단의 고전압소자의 수를 줄이고 주어진 칩저항값에 대하여 LSI칩크기및 그 LSI칩에 대한 칩저항값을 줄일 수 있는 리서프 이디모스(RESURF EDMOS)소자와 이를 이용한 고전압 아날로그 멀티플렉서 회로에 관한 것이다.

Description

리서프 이디모스(RESURF EDMOS) 트랜지스터와 이를 이용한 고전압 아날로그 멀티플렉서회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도의 (가),(나)는 본 발명인 고전압용 양방향성 리서프 이디모스(RESURF EDMOS)트랜지스터로의 단면도,
제4도는 본 발명의 제1실시예인 리서프 이디모스 트랜지스터를 이용한 푸쉬-풀형 3입력 고전압 아날로그 멀티플렉서.

Claims (8)

  1. p형 실리콘기판위에 p형 불순물을 확산하여 P-웰(well)영역(7)을 형성하고, 그 P-웰(well)영역(7)의 표면에 설치한 게이트산화막(22)을 통하여 케이트 콘텍단자(24)를 연결한 폴리실리콘 게이트(23)를 구비한 채널영역(9)과, p-웰(well)영역(7)내에서 필드산화막(12),(13)사이에 P+바디콘텍단자(17)가 연결된 P+도핑영역(16)과 필드산화막(13),(14)사이에 소스/드레인 콘텍단자(19)가 연결된 N+도핑영역(15)과 그 N+도핑영역(15)과 상기 채널영역(9)사이에 드리프트영역(21)이 형성된 소스영역(10)과, 필드산화막(12),(13)사이에 P+바디콘텍단자(17)가 연결된 P+도핑영역(16)과 필드산화막(13)(14)사이에 드레인/소스 콘택단자(20)가 연결된 N+도핑 영역(15)과 그 N+도핑영역(15)과 상기 채널영역(9)사이에 드리프트영역(21)을 갖는 드레인영역(11)으로 이루어진 고전압 엔모스트랜지스터와; N형 실리콘기판위에 N형 불순물을 확산하여 N-웰(well)영역(8)을 형성하고, 그 N-웰(well)영역(8)의 표면에 설치한 게이트산화막(22)을 통하여 게이트콘텍단자(24)를 연결한 폴리실리콘 게이트(18)를 구비한 채널영역(9)과, N-웰(well)영역(8)내에서 필드산화막(12), (13)사이에 N+바디콘텍단자(18)가 연결된 N-도핑영역(15)과 필드 산화막(13), (14)사이에 소스/드레인 콘텍단자(19)가 연결된 P+도핑영역(16)과 그 P+도핑영역(16)과 상기 채널영역(9)사이에 드리프트영역(21)이 형성된 소스영역(10)과, 필드산화막(12),(13)사이에 N+바디콘텍단자(18)가 연결된 N+도핑영역(15)과 필드산화막(13),(14)사이에 드레인/소스 콘텍단자(20)가 연결된 P+도핑영역(16)과 그 P+도핑영역(16)과 상기 채널영역(9)사이에 드리프트영역(21)을 갖는 드레인영역(11)으로 이루어진 고전압 피모스트랜지스터로 구성된 것을 특징으로 하는 고전압 리서프 이디모스(RESURF EDMOS) 트랜지스터.
  2. 제1항에 있어서, 상기 고전압 엔모스트랜지스터와 고전압 피모스트랜지스터는 소스와 드레인이 서로 바뀔 수 있는 양방향성 리서프 이디모스(RESURF EDMOS)소자인 것을 특징으로 하는 고전압 리서프 이디모스(RESURF EDMOS) 트랜지스터.
  3. 셋이상의 입력을 갖는 고전압 아날로그 멀티플렉서에 있어서 입력신호중 전압레벨이 가장 높은 신호를 입력받는 트랜지스터는 단방향성 고전압 피모스트랜지스터를 사용하고, 전압레벨이 가장 낮은 신호를 입력받는 트랜지스터는 단방향성 고전압 엔모스트랜지스터를 사용하며, 나머지 입력신호를 받는 트랜지스터는 양방향성 고전압 엔모스트랜지스터와 양방향성 고전압 피모스트랜지스터를 사용하여 푸쉬-풀형과 패스 트랜지스터형 및 푸쉬풀형과 패스 트랜지스터형을 혼합한 형태의 고전압 멀티플렉서를 구성한 것을 특징으로 하는 고전압 리서프 이디모스(RESURF EDMOS) 트랜지스터를 이용한 고전압 아날로그 멀티플렉서 회로.
  4. 제3항에 있어서, 푸쉬풀형 고전압 멀티플렉서는 입력되는 전압을 높은 전압군과 낮은 전압군으로 나누어 높은 전압군은 고전압 피모스트랜지스터로 입력되고, 낮은 전압군은 고전압 엔모스트랜지스터로 입력되도록 구성한 것을 특징으로 하는 고전압 리서프 이디모스(RESURF EDMOS) 트랜지스터를 이용한 고전압 아날로그 멀티플렉서 회로.
  5. 디스플레이 구동용 LSI와 같이 여러단의 고전압 아날로그 멀티플렉서가 필요한 경우에 있어서, 게이트에 인가되는 클럭신호들에 따라 입력되는 아날로그 전압들중에서 하나를 선택하여 출력하는 공통멀티플렉서와, 제3공통소스라인을 통하여 상기 공통 멀티플렉서의 출력을 입력받고 제1, 제2공통소스라인을 통하여 각각 다른 아날로그 전업을 입력받아 외부로부터 입력되는 클럭신호들에 따라 하나의 아날로그 전압을 선택하여 출력하는 멀티플렉서 어레이부로 구성된 것을 특징으로 하는 고전압 리서프 이디모스(RESURF EDMOS) 트랜지스터를 이용한 고전압 아날로그 멀티플렉서 어레이회로.
  6. 제5항에 있어서, 공통 멀티플렉서는 2입력 패스 트랜지스터형 고전압 아날로그 멀티플렉서로 구성하고, 멀티플렉서 어레이부는 복수개의 3입력 푸쉬풀형 고전압 아날로그 멀티플렉서(MUX1-MUXn)로 구성한 것을 특징으로 하는 고전압 리서프 이디모스 (RESURF EDMOS) 트랜지스터를 이용한 고전압 아날로그 멀티플렉서 어레이 회로.
  7. 제6항에 있어서, 3입력 푸쉬풀형 고전압 아날로그 멀티플렉서는 소스가 제3아날로그 전압이 인가되는 제1공통소스라인에 연결되고 게이트는 제3클럭신호를 입력받으며 드레인은 제2공통노드에 연결된 단방향성 고전압 피모스트랜지스터와, 소스는 제4아날로그 전압이 인가되는 제2공통소스라인에 연결되고 게이트는 제4클럭신호를 입력받으며 드레인은 제2공통노드에 연결된 단방향 고전압 엔모스트랜지스터와, 소스는 제3공통소스라인을 통하여 상기 공통 멀티플렉서의 제1공통노드에 연결되고 게이트는 제5 클럭신호를 입력받으며 드레인은 제2공통노드에 연결된 양방향성 고전압 엔모스트랜지스터로 구성된 것을 특징으로 하는 고전압 리서프 이디모스(RESURF EDMOS) 트랜지스터를 이용한 고전압 아날로그 멀티플렉서 어레이회로.
  8. 제5항에 있어서, 공통 멀티플렉서는 각각 패스 트랜지스터형으로 이루어진 제1멀티플렉서와 제2멀티플렉서로 구성되고, 멀티플렉서 어레이부는 복수개의 2입력 푸쉬풀형 고전압 아날로그 멀티플렉서(MUX1-MUXn)로 구성된 것을 특징으로 하는 고전압 리서프 이디모스(RESURF EDMOS) 트랜지스터를 이용한 고전압 아날로그 멀티플렉서 어레이회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950035381A 1995-10-13 1995-10-13 리서프 이디모스 트랜지스터와 이를 이용한 고전압 아날로그의 멀티플렉서회로 KR100202635B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019950035381A KR100202635B1 (ko) 1995-10-13 1995-10-13 리서프 이디모스 트랜지스터와 이를 이용한 고전압 아날로그의 멀티플렉서회로
JP00270696A JP3169333B2 (ja) 1995-10-13 1996-01-11 両方向性の高電圧トランジスタを利用したアナログマルチプレクサ回路
US08/588,948 US5854566A (en) 1995-10-13 1996-01-19 RESURF EDMOS transistor and high-voltage analog multiplexer circuit using the same
US09/124,091 US6559683B1 (en) 1995-10-13 1998-07-29 Resurf EDMOS transistor and high-voltage analog multiplexer circuit using the same
US09/126,591 US6160289A (en) 1995-10-13 1998-07-31 RESURF EDMOS transistor and high-voltage analog multiplexer circuit using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950035381A KR100202635B1 (ko) 1995-10-13 1995-10-13 리서프 이디모스 트랜지스터와 이를 이용한 고전압 아날로그의 멀티플렉서회로

Publications (2)

Publication Number Publication Date
KR970024170A true KR970024170A (ko) 1997-05-30
KR100202635B1 KR100202635B1 (ko) 1999-06-15

Family

ID=19430166

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950035381A KR100202635B1 (ko) 1995-10-13 1995-10-13 리서프 이디모스 트랜지스터와 이를 이용한 고전압 아날로그의 멀티플렉서회로

Country Status (3)

Country Link
US (3) US5854566A (ko)
JP (1) JP3169333B2 (ko)
KR (1) KR100202635B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772259B1 (ko) * 2006-08-31 2007-11-01 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3142057B2 (ja) 1997-11-13 2001-03-07 日本電気株式会社 半導体装置とその製造方法、及び駆動装置
US6306711B1 (en) * 1998-11-03 2001-10-23 United Microelectronics Corp. Method of fabricating a high-voltage lateral double diffused metal oxide semiconductor
US6160438A (en) * 1999-01-08 2000-12-12 Sun Microsystems, Inc. Charge sharing selectors
JP3443355B2 (ja) * 1999-03-12 2003-09-02 三洋電機株式会社 半導体装置の製造方法
KR100336562B1 (ko) * 1999-12-10 2002-05-11 박종섭 모스 형성방법
US6262459B1 (en) * 2000-01-18 2001-07-17 United Microelectronics Corp. High-voltage device and method for manufacturing high-voltage device
KR100344810B1 (ko) * 2000-07-26 2002-07-20 엘지전자주식회사 고전압소자를 이용한 전류구동회로
US7109558B2 (en) * 2001-06-06 2006-09-19 Denso Corporation Power MOS transistor having capability for setting substrate potential independently of source potential
DE10163633A1 (de) * 2001-12-21 2003-07-10 Philips Intellectual Property Stromquellenschaltung
US7825488B2 (en) 2006-05-31 2010-11-02 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuits and modular methods of forming the same
US6855985B2 (en) * 2002-09-29 2005-02-15 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology
US6833586B2 (en) * 2003-01-02 2004-12-21 Micrel, Inc. LDMOS transistor with high voltage source and drain terminals
US7235451B2 (en) * 2003-03-03 2007-06-26 Texas Instruments Incorporated Drain extended MOS devices with self-aligned floating region and fabrication methods therefor
US7372685B2 (en) * 2003-05-20 2008-05-13 On Semiconductor Multi-fault protected high side switch with current sense
US7038274B2 (en) * 2003-11-13 2006-05-02 Volterra Semiconductor Corporation Switching regulator with high-side p-type device
US7163856B2 (en) * 2003-11-13 2007-01-16 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused mosfet (LDMOS) transistor and a conventional CMOS transistor
US7074659B2 (en) * 2003-11-13 2006-07-11 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused MOSFET (LDMOS) transistor
US7220633B2 (en) 2003-11-13 2007-05-22 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused MOSFET
US8264039B2 (en) * 2004-04-26 2012-09-11 Synopsys, Inc. High-voltage LDMOSFET and applications therefor in standard CMOS
US7315067B2 (en) * 2004-07-02 2008-01-01 Impinj, Inc. Native high-voltage n-channel LDMOSFET in standard logic CMOS
US7145203B2 (en) * 2004-04-26 2006-12-05 Impinj, Inc. Graded-junction high-voltage MOSFET in standard logic CMOS
US8159001B2 (en) * 2004-07-02 2012-04-17 Synopsys, Inc. Graded junction high voltage semiconductor device
US7375398B2 (en) * 2004-07-02 2008-05-20 Impinj, Inc. High voltage FET gate structure
CN1319137C (zh) * 2004-12-23 2007-05-30 上海华虹（集团）有限公司 提高表面降场型ldmos器件耐压的工艺
US7405443B1 (en) 2005-01-07 2008-07-29 Volterra Semiconductor Corporation Dual gate lateral double-diffused MOSFET (LDMOS) transistor
JP5058529B2 (ja) * 2006-08-18 2012-10-24 ラピスセミコンダクタ株式会社 高耐圧電界効果トランジスタの製造方法
KR101245935B1 (ko) * 2010-07-09 2013-03-20 매그나칩 반도체 유한회사 반도체 소자 및 그 제조방법
US9105721B2 (en) 2010-07-09 2015-08-11 Magnachip Semiconductor, Ltd. Semiconductor device and manufacturing method thereof
US9214457B2 (en) 2011-09-20 2015-12-15 Alpha & Omega Semiconductor Incorporated Method of integrating high voltage devices
US8810296B2 (en) * 2012-07-20 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. D flip-flop with high-swing output
US9018691B2 (en) * 2012-12-27 2015-04-28 Ememory Technology Inc. Nonvolatile memory structure and fabrication method thereof
US9979396B1 (en) * 2017-02-23 2018-05-22 Stmicroelectronics (Grenoble 2) Sas Bidirectional analog multiplexer
US10276679B2 (en) * 2017-05-30 2019-04-30 Vanguard International Semiconductor Corporation Semiconductor device and method for manufacturing the same
US11978738B2 (en) * 2017-12-13 2024-05-07 Texas Instruments Incorporated Digital blocks with electrically insulated and orthogonal polysilicon layers
US11575378B1 (en) * 2021-08-30 2023-02-07 Taiwan Semiconductor Manufacturing Company Ltd. Multiplexing circuit, output stage, and semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58184822A (ja) * 1982-03-31 1983-10-28 Fujitsu Ltd 入力回路
JP2843393B2 (ja) * 1989-12-29 1999-01-06 沖電気工業株式会社 多値レベル出力回路
US5162666A (en) * 1991-03-15 1992-11-10 Tran Dzung J Transmission gate series multiplexer
US5323044A (en) * 1992-10-02 1994-06-21 Power Integrations, Inc. Bi-directional MOSFET switch
US5430403A (en) * 1993-09-20 1995-07-04 Micrel, Inc. Field effect transistor with switchable body to source connection

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772259B1 (ko) * 2006-08-31 2007-11-01 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR100202635B1 (ko) 1999-06-15
US6559683B1 (en) 2003-05-06
JPH09186242A (ja) 1997-07-15
US5854566A (en) 1998-12-29
JP3169333B2 (ja) 2001-05-21
US6160289A (en) 2000-12-12

Similar Documents

Publication Publication Date Title
KR970024170A (ko) 리서프 이디모스(resurf edmos) 트랜지스터와 이를 이용한 고전압 아날로그 멀티플렉서회로
US5811857A (en) Silicon-on-insulator body-coupled gated diode for electrostatic discharge (ESD) and analog applications
US4868705A (en) Insulated-gate semicustom integrated circuit
JPH07105447B2 (ja) 伝送ゲート
CA2125052C (en) Integrated device having mos transistors which enable positive and negative voltages swings
KR920013780A (ko) 고전압 용도에 적합한 직접 회로 장치
US6605981B2 (en) Apparatus for biasing ultra-low voltage logic circuits
US9379707B2 (en) Decoupling circuit and semiconductor integrated circuit
JP3264622B2 (ja) 半導体装置
KR950012707A (ko) 반도체 장치
US4430583A (en) Apparatus for increasing the speed of a circuit having a string of IGFETs
US6489804B1 (en) Method for coupling logic blocks using low threshold pass transistors
US6501295B1 (en) Overdriven pass transistors
US4859878A (en) Bi-MOS levelshift circuit capable of controlling power consumption
US7816212B2 (en) Method of high voltage operation of a field effect transistor
KR880004589A (ko) 기판바이어스 전압발생기를 구비한 상보형 집적회로 배열
KR100331417B1 (ko) 액정 표시 장치
KR970067337A (ko) 게이트 절연 박막을 가진 cmos 트랜지스터를 포함하는 고전압 레벨 시프트 회로
KR101220660B1 (ko) 고전압 동작 전계 효과 트랜지스터, 그의 바이어스 회로 및고전압 회로
JPH06275826A (ja) 半導体装置
KR970030788A (ko) Cmos 반도체 장치
JPH0532908B2 (ko)
KR0170669B1 (ko) 반도체장치의 듀얼 전원전압 입출력셀
US6762460B2 (en) Protection circuit provided in semiconductor circuit
EP0441390A2 (en) Insulated-gate type integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 17

EXPY Expiration of term