KR950013229B1 - 도형처리장치 및 도형처리방법 - Google Patents

도형처리장치 및 도형처리방법 Download PDF

Info

Publication number
KR950013229B1
KR950013229B1 KR1019940019886A KR19940019886A KR950013229B1 KR 950013229 B1 KR950013229 B1 KR 950013229B1 KR 1019940019886 A KR1019940019886 A KR 1019940019886A KR 19940019886 A KR19940019886 A KR 19940019886A KR 950013229 B1 KR950013229 B1 KR 950013229B1
Authority
KR
South Korea
Prior art keywords
address
pixel
image data
data
processing
Prior art date
Application number
KR1019940019886A
Other languages
English (en)
Inventor
고오요오 가쓰라
히데오 마에지마
히사시 가지와라
Original Assignee
가부시기가이샤 히다찌세이사꾸쇼
미다 가쓰시게
히다찌 엔지니어링 가부시기가이샤
야마자끼 세이지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP58246986A external-priority patent/JPH06100911B2/ja
Priority claimed from JP59027155A external-priority patent/JPS60172085A/ja
Priority claimed from JP59120679A external-priority patent/JPS61875A/ja
Application filed by 가부시기가이샤 히다찌세이사꾸쇼, 미다 가쓰시게, 히다찌 엔지니어링 가부시기가이샤, 야마자끼 세이지 filed Critical 가부시기가이샤 히다찌세이사꾸쇼
Application granted granted Critical
Publication of KR950013229B1 publication Critical patent/KR950013229B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K1/00—Methods or arrangements for marking the record carrier in digital fashion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T11/00—2D [Two Dimensional] image generation
    • G06T11/20—Drawing from basic elements, e.g. lines or circles
    • G06T11/203—Drawing of straight lines or curves
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/024—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour registers, e.g. to control background, foreground, surface filling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/20—Function-generator circuits, e.g. circle generators line or curve smoothing circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/127—Updating a frame memory using a transfer of data from a source area to a destination area
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory

Abstract

내용 없음.

Description

도형처리장치 및 도형처리방법
제 1 도는 본 발명의 개략을 나타낸 블록구성도.
제 2 도는 본 발명에 관한 도형처리장치의 블록도.
제 3 도는 1화소를 4비트로 표시할 경우의 예를 나타낸 도면.
제 4 도는 제 2 도에 있어서의 논리어드레스연산부의 구체적 구성예를 나타낸 도면.
제 5 도는 제 2 도에 있어서의 물리어드레스연산부의 구체적 구성예를 나타낸 도면.
제 6 도는 제 2 도에 있어서의 컬러데이터연산부의 구체적 구성예를 나타낸 도면.
제 7 도는 마이크로명령의 각 필드의 기능설명도.
제 8 도는 각 모드에 있어서의 표시용 메모리의 비트구성을 나타낸 도면.
제 9 도는 제 8 도에 대응하는 화소어드레스의 설명도.
제 10 도는 4비트/화소 모드에 있어서의 표시용 메모리의 공간적 배치의 설명도.
제 11 도는 1화소(4비트/화소)의 묘화연산의 흐름을 모식적으로 나타낸 도면.
제 12 도는 논리어드레스에 대응하는 물리어드레스로 변환할 경우의 구성요소를 제 4 도 및 제 5 도에서 발췌하여 나타낸 동시에 약간의 부가기능을 부가한 것을 나타낸 도면.
제 13 도는 어떤 모드(4비트/화소)에 있어서의 물리어드레스와 논리어드레스공간, 표시화면의 관계의 설명도.
제 14(a)∼(c)는 제 13 도에 관련된 동작설명도.
제 15 도는 비트모드와 그의 대응하는 1워드내의 화송위치를 표시한 비트어드레스와의 대응을 나타낸 도면.
제 16 도(a)∼(d)는 마스크데이터와 비트어드레스의 관계의 설명도.
제 17(a)는 어드레스변환에 있어서의 기본연산처리를 나타낸 도면, (b)는 비트어드레스 오프세트치를 나타낸 도면.
제 18 도는 본 발명을 이용한 경우의 직선묘화의 예를 나타낸 도면.
제 19 도는 화소정보의 전송의 응용예로서, 편의상 제 4 도∼제 6 도중 전송처리에 관계가 없는 것을 생략하여 나타낸 도면.
제 20(a), (b)는 제 19 도의 동작설명도.
제 21 도는 1화소데이터의 전송의 예를 나탄낸 도면.
제 22 도는 그 전송처리의 흐름을 모식적으로 나타낸 도면.
제 23 도는 4각형 영역지정에 있어서의 전송의 포인터이동방향을 나타낸 도면.
제 24 도는 화소위치의 연산제어의 구성으로서, 제 4 도∼제 6 도에 따라서 관련된 것만을 나타낸 도면.
제 25 도(a)∼(e)는 전송(코피)코멘드의 포맷을 나타낸 도면.
제 26 도는 그 동작의 개념도.
제 27 도(a)는 부호레지스터의 구성예를 나타낸 도면, (b), (c)는 패턴코맨드의 포맷의 예를 나타낸 도.
제 28 도는 코리코맨드의 처리플로도.
본 발명은 라스터(raster)주사형(走査型)의 CRT(catthod ray tube) 표시장치 등으로서, 데이터의 입출력 또는 데이터수집, 도형표시를 행하는 마이크로프로세서를 포함하고, 마이크로프로그램메모리에 기억되어 있는 마이크로프로그램에 의해 제어를 행하는 묘화(描畵)기능을 구비한 도형처리장치 및 도형처리방법에 관한 것이다.
종래의 CRT 콘트롤러의 대부분은 표시제어전용이며, 묘화기능을 가지고 있지 않았다. 예를 들면, 미합중국 특허 제4,149,264호 등이 있다. 또, 그래픽처리기능을 집적회로를 가지고 실현한 화상처리장치가 있다고 해도, 1화소를 1비트로 표시하는 단일색의 도형표시데이터를 처리하는 것에 불과하였다. 그러나, 정보처리의 고도화와 함께 다색(多色) 또는 다계조(多階調)의 화상처리를 행할 경우가 많아지고, 그 때의 처리속도가 문제로 되게 되었다. 예를 들면, 다색(n색) 또는 다계조(n계조)의 처리에 있어서 기억내용을 재기입하고 싶을 때는 동일한 화상처리를 n회 반복하거나 또는 1비트의 1화소를 표시하기 위하여도 n회 반복하여 화상처리를 할 필요가 있었다.
그러므로, 2치(値)화상처리에 대하여 n배의 처리시간이 필요해지는 문제가 있었다. n개의 표시용 메모리에 대하여 각각 1대씩의 처리장치를 가지고 처리하는 방법도 고려되지만, 장치가 대형화, 복잡화되는 동시에 중앙처리장치의 부하가 증대한다는 문제가 있었다.
또한, 임의의 1점을 원점으로 한 X-Y 좌표공간에 직선을 그어서 작도처리를 실행할 경우를 생각한다.
임의의 2점 Ps(Xs,Ys), PE(XE,YE)사이를 직선으로 연결하는 경우를 상정한다. 이 경우, 이들 2점의 좌표치로부터 그 직선의 기울기를 계산하고, 직선상의 점의 좌표치를 산출함으로써, 1점마다 도형데이터를 작성한 다음 기입을 실행하게 된다. 이와 같은 처리를 직선상에 존재하는 점의 전부에 대하여 차례로 행하게 되지만, 산출된 좌표치는 도형데이터가 기입되는 표시용 메모리의 메모리어드레스와는 전혀 별개의 정보이므로, 산출된 좌표치(논리어드레스)는 표시용 메모리어드레스(물리어드레스)로 변화될 필요가 있다.
그런데, 표시용 메모리의 1워드에는 단수 또는 복수의 화소데이터가 포함되어 있으므로, 산출된 논리어드레스는 표시용 메모리의 메모리어드레스에, 또는 그 화소위치를 나타내는 비트어드레스라고 하는 형태로 2개의 물리어드레스로 변화되게 된다.
논리어드레스로부터 물리어드레스로 변환하는데는 원점에 대응한 물리어드레스와, 화면메모리의 수평방향의 크기를 알 필요가 있다. 즉, 논리어드레스는 원점으로부터의 상대위치를 나타내는 정보이므로, 논리어드레스를 (X,Y)로 한 경우 수직방향(Y방향)에는 화면메모리의 수평방향의 크기를 Y배한 것을, 또 수평방향(X방향)에는 그 X의 값을 1워드중에 포함되는 화소수로 나눈 값을 원점에 대응한 물리어드레스에 가감산 함으로써, 목적의 메모리어드레스를 산출할 수 있다. 또한, 그 X의 1워드중에 포함되는 화소수로 나눈 나머지를 비트어드레스로 함으로써, 도형데이터를 처리하는 물리어드레스가 얻어지게 된다.
그러나, 지금까지에 있어서의 논리어드레스의 산출, 물리어드레스에의 변환은 전면적으로 소프트웨어프로그램처리에 의한 것이었으므로, 범용(汎用)의 마이크로프로세서를 사용한 경우 하나의 화소데이터를 표시용 메모리에 기억시킬 때까지 수μsec∼수십μsec의 시간을 요하여 처리의 고속화를 도모할 수 없었던 것이 실정이다.
또한, 도형표시데이터를 작성하는 도형처리장치에서는 표시용 메모리내에서 도형표시데이터의 전송처리가 행해지지만, 그 처리속도가 문제로 되어 왔다.
예를 들면, 어떤 화소데이터를 다른 화소위치에 전송하고자 할 경우가 있다. 통상, 메모리의 1워드에는 수평방향으로 연속되는 복수화소의 데이터가 기억되어 있다. 따라서, 어떤 화소데이터를 다른 화소위치에 전송할 경우에, 연산에 비트위치를 균일하게 하기 위한 시프트처리 또는 소스화소데이터의 절출(切出)처리가 필요하게 된다. 종래, 이 전송처리를 소프트웨어에 의해 행하고 있으며, 예를 들면 4각형 영역의 데이터를 전송하는 처리와 같은 경우에는, 소스화소 및 데스티네이션화소를 지정하는 포인터의 이동, 전송횟수의 카운트 등의 처리가 가산된다. 이 결과, 범용의 마이크로프로세서를 사용한 경우, 1화소당의 전송처리에 수μsec∼수십μsec를 요하므로, 처리의 고속화가 과제로 되어 있었다.
본 발명은 상기한 다색, 다계조에 있어서의 기억내용의 재기입, 묘화, 화소데이터의 전송 등의 고속화처리를 실현한 도형처리장치 및 도형처리방법을 제공하는 것에 있다.
또한, 이 종류의 도형처리장치의 관련 공지예에서는 이밖에 GB 2087696A등이 있다.
본 발명의 목적은 1화소가 복수비트로 표현되는 다색 또는 다계조의 경우에도 2치 화상의 경우와 대략 동일한 처리속도로 묘화할 수 있는 도형처리장치 및 도형처리방법을 제공하는 것에 있다.
본 발명의 다른 목적은 화상의 논리좌표치로부터 표시용 메모리를 고속으로 산출할 수 있는 도형처리장치 및 도형처리방법을 제공하는 것에 있다.
본 발명에 의하면, 복수 비트에 의해 1화소데이터를 구성하고, 데이터의 액세스단위인 1워드내에 상기 1화소데이터를 복수 합쳐 배치하여 1워드의 화상데이터를 구성하고, 상기 화상데이터를 복수 유지하는 표시용 메모리를 상기 1워드 단위에 액세스하기 위하여, 상기 1워드의 화상데이터를 지정하는 메모리어드레스에 의해 지정되는 화상데이터를 상기 표시용 메모리로부터 독출하고, 상기 메모리어드레스에 의해 지정된 상기 1워드의 화상데이터내의 소정의 비트를 지정하는 화소어드레스에 의해 소정의 비트를 지정하고, 상기 지정된 비트를 화상데이터의 처리에 관한 명령에 따라서 처리하고, 상기 처리된 비트를 포함하는 1워드의 화상데이터를 상기 표시용 메모리에 기입하는 연산장치를 가지는 것을 특징으로 하는 도형처리장치를 제공한다.
또한, 본 발명에 의하면, 복수 비트에 의해 1화소데이터를 구성하고, 데이터의 액세스단위인 1워드내에 상기 1화소데이터를 복수 합쳐 배치하여 1워드의 화상데이터를 구성하고, 상기 화상데이터를 복수 유지하는 표시용 메모리를 액세스하여 상기 화상데이터를 지정하는 메모리어드레스에 의해 지정되는 상기 화상데이터를 상기 표시용 메모리로부터 독출하고, 상기 메모리어드레스에 의해 지정된 상기 1워드의 화상데이터내의 소정의 비트를 지정하는 화소어드레스에 의해 소정의 비트를 지정하고, 상기 지정된 비트를 화상데이터의 처리에 관한 명령에 따라서 처리하고, 상기 처리된 비트를 포함하는 1워드의 화상데이터를 상기 표시용 메모리에 기입하는 것을 특징으로 하는 도형처리방법을 제공한다.
다음에, 본 발명의 실시예에 대하여 도면에 따라서 상세히 설명한다.
제 1 도는 본 발명에 관한 도형처리장치의 전체구성을 나타낸 블록도이며, 또한 본 발명에 관한 도형처리 장치가 적용되는 장치의 예를 나타낸 블록도이다.
제 1 도에 있어서, 도형처리장치는 표시용 메모리(13)내의 표시데이터를 기입, 재기입 및 독출제어하는 연산장치(30)와, 이 연산장치(30)를 일정한 순서로 제어하는 제어장치(20)로 구성되어 있다. 또, 도형처리장치에 의해 표시용 메모리(13)로부터 독출된 표시용 데이터가 표시변환장치(40)에 의해 영상신호로 되어서 표시장치(50)에 표시된다.
제어장치(20)에 의해 제어되는 상기 연산장치(30)는 표시용 메모리(13)의 어드레스와 표시용 메모리(13)중의 1워드의 표시데이터내의 화소위치를 지정하는 정보로 이루어지는 화소어드레스를 순차 산출하고, 상기 산출된 화소어드레스에 있어서의 표시용 메모리(13)의 어드레스정보로부터 표시용 메모리(13)중의 1워드의 표시데이터를 독출하고, 이와 같이 독출된 표시데이터에 대하여, 상기 화소어드레스에 있어서의 화소위치지정정보를 기초로 디코드하여 형성한 지정화소위치에 상당하는 복수비트위치를 지정하는 정보를 가지고, 그 표시데이터의 소정의 화소의 비트에만 묘화논리산출을 하고, 이러한 논리연산한 결과를 재차 상기 표시용 메모리(13)에 기입하는 기능을 갖는 것이다.
(60)은 외부계산기이며, 이 외부계산기(60)로부터 전송되는 명령이나 파라미터 등의 제어데이터 CDT에 따라서 도형처리장치가 동작하는 것이다.
제 2 도에 본 발명에 관한 도형처리장치의 실시예를 나타낸 블록도이다.
제 2 도에 있어서, 제어장치(20)는 마이크로프로그램메모리(100)와, 마이크로프로그램어드레스레지스터(110)와, 리턴어드레스레지스터(120)와, 마이크로명령레지스터(130)와, 마이크로명령디코더(200)와, 플랙레지스터(210)와, 패턴메모리(RAM)(220)와, 명령제어레지스터(230)로 구성되어 있다.
또한, 연산장치(30)는 연산제어장치(300)와 FIFO(First－In, First－Out) 메모리(400)로 구성되어 있다. 연산제어장치(200)는 논리어드레스연산부(A 유니트)(310)와, 물리어드레스연산부(B 유니트)(320)와, 컬러데이터연산부(C 유니트)(330)로 구성되어 있다.
상기 A 유니트(310)에서는 주로 묘화알고리듬에 따라서 묘화점이 화면중의 어느 곳에 있는가를 연산하고, B 유니트(320)에서는 표시용 메모리의 필요한 어드레스를 연산하고, C 유니트(330)에서는 표시용 메모리에 기입하는 컬러데이터를 연산하는 것이다.
제 3 도에는 1화소를 4비트로 표시하는 표시장치의 구성예가 도시되어 있고, 제 2 도의 도형처리장치에서 지정된 표시용 데이터가 표시장치(50)에서 표시된다.
제 3 도에 있어서, 도형처리장치(제 2 도)로부터의 어드레스 AD 지령에 따라서 표시용 메모리(13)로부터 독출된 표시용데이터 DT의 D0, D4, D8, D12가 표시변환장치(40)내의 4비트의 병렬－직렬변환기(410)에 공급된다. 이 병렬－직렬변환기(410)로부터 영상신호 VD0가 얻어진다. 마찬가지로, 표시용 데이터 DT중의 D1, D5, D9, D13을 표시변환장치(40)내의 병렬－직렬변환기(420)에 공급하고, 이 병렬－직렬변환기(420)로부터 영상신호 VD1가 얻어진다. 표시용 데이터 DT중의 D2, D6, D10, D14를 표시변환장치(40)내의 병렬－직렬변환기(430)에 공급하고, 이 병렬－직렬변환기(430)로부터의 영상신호 VD2가 얻어진다. 또, 표시용 데이터 DT중의 D3, D7, D11, D15를 표시변환장치(40)내의 병렬-직렬변환기(440)에 공급하고, 이 병렬－직렬변환기(440)로부터 영상신호 VD3가 얻어진다. 영상신호 VD0∼VD3는 비디오인터페이스회로(450)에 보내져서, 색변환이나 DA변환 등의 처리를 거쳐 표시장치(50)에서 표시된다.
다음에, 연산제어장치(300)의 각 유니트의 구체적 구성에 대하여 설명한다.
제 4 도는 A 유니트인 논리어드레스연산부(310)의 상세도이며, FIFO 버퍼(FBUF)(3101)와, 범용 레지스터군(TR0X, TR0Y, TR1X, TR1Y, TR2X, TR2Y,CPX, CPY)(3102)과, 영역관리레지스터(XMIN, YMIN)(3103) 및 (XMAX, YMAX)(3105)와, 영역판정비교기(ACMP)(3104)와, 종료점레지스터(XEND, YEND)(3106)와, 종료판정비교기(ECMP)(3017)와, 소스래치(SFTA, SLAV)(3108) 및 (SLAU)(3109)와, 산술논리연산기(ALU)(3110)와, 데스티네이션래치(DLA)(3111)와, 버스스위치(3112)와, 독출버스(UBA, VBA)(3113) 및 (3114)와, 기입버스(WBA)(3115)를 구비하고 있다.
또한, 제 5 도는 B 유니트인 물리어드레스연산부(320)의 상세도이며, 데스티네이션래치(DLB,SFTB)(3201)와, 산술연산기(AU)(3202)와, 소스래치(SLBV)(3203) 및 (SLBU)(3204)와, 제 1 의 오프세트레지스터(OFS)(3205)와, 제 2 의 오프세트레지스터인 화면폭레지스터(MW)(3206)와, 코맨드레지스터(CR)(3207)와, 범용 레지스터군(DPH, DPL, RWPH, RWPL, TZH, TZL)(3208)과 독출버스(UBB)(3209)와, 기입버스(WBB)(3210)를 구비하고 있다. 또한, 범용 레지스터군(3208)은 화소단위코맨드의 현재 어드레스레지스터(DPH, DPL)와, 워드단위코맨드의 어드레스레지스터(RWPH, RWPL)와, 작업용 레지스터(TZH, TZL)를 구비하고 있다.
또한, 제 6 도는 C 유니트인 컬러데이터연산부(330)의 상세도이다. C 유니트는 배럴시프터(BRLS)(3301)와, 컬러레지스터(CL0, CL1, EC, EDG)(3302)와, 마스크레지스터(CMSK,GMSK)(3303)와, 컬러비교기(CLCMP)(3304)와, 논리연산기(LU)(3305)와, 기입데이터버퍼(WDBR)(3306)와, 패턴 RAM 버퍼(PBUF)(3307)와 패턴카운터(PCNT)(3308)와 패턴제어레지스터군(PP,PS,PE)(3309)과, 독출데이터버퍼(ROBR)(3310)와, 메모리어드레스레지스터(MARL, MARH)(3311)와, 메모리출력버스(3312)와, 메모리입력버스(3313)와, 입출력버퍼회로(3400)를 구비하고 있다. 또한, 마스크레지스터(3303)는 레지스터(CMSK)와, 레지스터(GMSK)로 이루어진다.
제 1 도, 제 2 도 등에 나타낸 표시제어데이터 CDT는 중앙처리장치등 다른 장치로부터 보내오는 명령이나 피라미터로서, 한쪽에서는 메모리(FIFO)(400)에 기입되며, 한쪽에서는 명령제어레지스터(230)에 기입된다.
명령제어레지스터(230)는 각종의 그래픽비트모드를 기억시킨 것이며, 후술하는 바와 같이 이 실시예에 의하면, 5개의 화소모드중에서 하나를 선택할 수 있도록 되어 있다. 이 선택은 이용데이터 CDT로 행할 수 있다.
메모리(400)는 이른바 "First－In, First－Out"(FIFO)의 메모리이며, 이 FIFO 메모리(400)에 기억된 명령을 연산제어장치(300)에 의해 독출하여, 이 연산제어장치(300)내의 레지스터인 FIFO 버퍼(FBUF)(3101)에 격납한다. 또, 이 명령정보의 일부 CID는 마이크로프로그램어드레스레지스터(110)에 전송된다.
마이크로프로그램어드레스레지스터(110)는 마이크로프로그램메모리(100)의 어드레스를 관리하고, 이 어드레스는 클록에 동기하여 갱신된다. 이 마이크로프로그램어드레스레지스터(110)로부터 출력되는 어드레스에 따라서 마이크로프로그램메모리(100)로부터 제 7 도에 나타낸 바와 같은 마이크로명령이 독출된다. 마이크로프로그램메모리(100)로부터 독출된 명령은 제 7 도에 나타낸 바와 같이 48비트로 이루어지며, #0∼#7과 같은 제어모드가 선택될 수 있도록 되어 있다. 그리고, 이 명령은 마이크로명령레지스터(130)에 일시 기억되고, 명령제어레지스터(230)의 선택적 모드에 따라서 동작하는 마이크로명령디코더(200)를 통해서, 소정의 제어신호 CCS를 발생하여 연산제어장치(300)의 각 부를 제어한다. 여기서, 제 7 도의 마이크로명령의 각 필드의 기능을 설명한다.
제 7 도에 있어서,「RU」독출버스(UBA)(3113)에 접속되는 레지스터를 지정하는 명령이다.「RV」는 독출버스(VBA)(3114)에 접속되는 레지스터를 지정하는 명령이다.「RW」는 기입버스(WBA)(3115)상의 데이터가 기입되는 레지스터를 지정하는 명령이다.「FUNCA」는 A 유니트의 산술논리연산기(3110)의 연산을 지정하는 명령이다.「SFT」는 소스래치(3108)에 부가된 시프터(SFTA)의 시프트모드를 지정하는 명령이다.「ADF－L」은 마이크로프로그램어드레스레지스터(110)에 복귀되는 다음 어드레스의 하위 4비트를 지정 하는 명령이다.「AC」는 마이크로명령의 다음 어드레스를 제어하는 명령이다.「ADF－H」는 마이크로프로그램어드레스레지스터(110)에 복귀되는 다음 어드레스의 상위 6비트를 지정하는 명령이다. 또, #4∼#7의 각 마이크로명령에서는 어드레스의 상위 6비트는 갱신할 수 없다.「FUNCB」는 B 유니트의 산술연산기(3202)의 연산모드를 지정하는 명령이다.「ECD」는 연산의 실행조건을 지정하는 명령이다.「BCD」는 분기(分埼)의 조건을 지정하는 명령이다.「FLAG」는 플랙레지스터(210)에의 플랙의 반영을 지정하는 명령이다.「V」는 표시용 메모리(13)에의 액세스의 가부를 테스트하는가의 여부를 지정하는 명령이다.「FIFO」는 FIFO 메모리(400)에의 독출과 기입을 제어하는 명령이다.「LITERAL」은 8비트의 리터럴데이터를 지정하는 명령이다.「LC」는 리터럴데이터의 생성모드를 지정하는 명령이다.「FF」는 각 부의 특수플립플롭의 세트, 리세트를 제어하는 명령이다.「S」는 부호플랙의 선택을 지정하는 명령이다.
「MC」는 표시용 메모리(13)의 독출ㆍ기입을 제어하는 명령이다.「DR」은 패턴 RAM의 주사를 제어하는 명령이다.「BC」는 B 유니트의 산술연산기(3202)에의입력경로를 제어하는 명령이다.「RB」는 B 유니트의 독출, 가입레지스터를 선택하는 명령이다.
마이크로명령은 전술한 명령을 가지고 있으며, 이에 의해 제어장치(20)가 연산장치(30)를 제어한다.
또한, 리턴어드레스레지스터(120)는 서브루틴의 복귀번지를 기억한다. 플랙레지스터(210)는 여러가지의 조건플랙을 기억한다. 패턴 메모리(220)는 도형처리에 사용하는 기본패턴을 기억한다.
다음에, 본 실시예에서 사용하는 각 데이터의 비트레이아웃에 대하여 설명한다.
먼저, 그래픽 모드에 대하여 설명한다.
본 실시예에서는 명령제어레지스터(230)에 기억된 그래픽비트모드(GBM)의 지정에 따라서 5종류의 다른 동작모드를 선택할 수 있다.
제 8 도(a)∼(e)에는 각 모드에 있어서의 표시용 메모리의 1워드의 비트구성을 나타낸다.
(a) 1비트/화소 모드(GBM=000)
이것은 흑백화상과 같이 1화소를 1비트로 표시할 경우에 사용하는 모드이다. 표시용 메모리(13)의 1워드에는 연속되는 16화소의 데이터가 격납된다.
(b) 2비트/화소 모드(GBM=001)
이것은 1화소를 2비트로 표시하는 것이다. 4색 또는 4계조까지의 표시에 사용할 수 있다. 따라서, 표시용 메모리(13)의 1워드에는 연속되는 8화소의 데이터가 격납된다.
(c) 4비트/화소 모드(GBM=010)
이것은 1화소를 4비트로 표시하는 것이다. 표시용 메모리(13)의 1워드의 데이터에는 연속되는 4화소의 데이터가 격납된다.
(d) 8비트/화소 모드(GBM=011)
이것은 1화소를 8비트로 표시하는 것이다. 표시용 메모리(13)의 1워드에는 2화소분의 데이터가 격납된다.
(e) 16비트/화소 모드(GBM=100)
이것은 1화소를 16비트로 표시하는 것이다. 표시용 메모리(13)의 1워드가 1화소데이터에 대응하는 것으로 된다.
제 8 도(f)는 명령제어레지스터(230)의 예를 나타낸다.
다음에, 화소어드레스에 대하여 설명한다.
제 9 도는 제 8 도의 각 모드에 대응하는 화소어드레스를 설명하는 것이다. 물리어드레스연산부의 범용 레지스터군(3208)에서는 메모리어드레스의 하위에 4비트를 부가한 비트어드레스(물리어드레스) WAD를 관리하고 있다. 하위 4비트의 정보 WAD는 1워드내의 화소위치를 지정하기 위하여 사용되며, 각 비트/화소 모드에 따라서 동작한다. 도면에 있어서, “*”표는 연산에 관계 없는 비트를 나타내고 있다.
제 10 도는 상기(c)항의 「4비트/화소 모드」를 예로 하여 표시용 메모리(13)의 공간적인 배치를 나타낸 것이다. 메모리어드레스는 제 10 도(a)의 메모리맵에 타나낸 바와 같이 리니어드레스로서 할당되어 있으며, 이것이 제 10 도(b)에 나타낸 바와 같은 2차원 화상으로서 표시된다. 화면의 횡축은 제 5 도의 화면폭레지스터(MW)(3206)에 기억되어 있고, 이 MW는 화면의 횡축이 몇비트로 구성되어 있는가를 나타내고 있다. 따라서, 4비트/화소 모드의 경우에서는 수평방향으로 화소가 표시되는 것으로 된다. 또, 4비트로 1화소를 표시하고 있으므로, 1워드의 데이터의 경우는 제 10 도(c)에서 나타낸 바와 같이 수평방향으로 연속되는 4화소분의 데이터로서 표시된다. 제 5 도의 오프세트발생회로(2001)에서는 오프세트치로서 "4"를 발생하여 오프세트레지스터(3205)에 기억되어 있다. 따라서, 물리어드레스를 수평방향으로 1화소분 이동하는데는 오프세트치를 가감산하면 된다는 것을 알 수 있다. 또, 수직방향으로 1화소분 이동하는데는 화면폭레지스터(MW)(3206)의 값을 가감산하면 된다. 이상은 본 실시예에서 사용하는 데이터의 비트의 레이아웃이다.
다음에, 이들 데이터에 사용하여 화상데이터를 표시용 메모리(13)에 격납하는 동작에 대하여 설명한다.
외부의 중앙처리장치로부터 보내오는 명령이나 파라미터 등의 제어데이터 CDT는 한쪽에서 FIFO 메모리(400)에 기입되는 동시에, 다른 쪽에서는 명령제어레지스터(230)에 기입된다.
여기서, 명령제어레지스터(230)에 의해 그래픽비트모드(GBM)가 4비트/1화소로 지정되면, 그 후의 표시용 메모리(13)내의 1워드의 데이터는 제 8 도(c)에 나타낸 바와 같이 4비트마다 분할된 것으로서 취급된다.
외부의 중앙처리장치로부터 명령이나 파라미터 등의 신호 CDT는 FIFO 메모리(400)에 차례로 격납된다. 이 FIFO 메모리(400)에 기억된 데이터는 A 유니트(310)의 FIFO 버퍼(3101)에 취입된다. 이 FIFO 버퍼(3101)에 취입된 데이터는 독출버스(3113)와의 사이에서 상호 송수신하여 각각 필요한 레지스터에 기억된다. 이것은 버스로부터 소스래치(SLAU)(3109)를 통해 산술논리연산기(ALU)(3110)에 입력되어 소정의 연산을 하여 그 결과가 일시 데스티네이션래치(DLA)(3111)에 격납된다. 그리고, 이 결과는 기입버스(WBA)(3115)를 통해 범용 레지스터군(3102)에 기억된다. 이 범용 레지스터군(3102)에는 파라미터의 좌표공간에서의 현재의 좌표점이 기억되어 있다.
범용 레지스터군(3102)에 있는 현재의 X－Y 좌표가 독출버스(3113), (3114)의 어느 하나를 통해 독출되고, 그것이 산술논리연산기(ALU)(3110)에 입력된다. 이 산술논리연산기(ALU)(3110)에서 연산된 결과는 데스티네이션래치(DLA)(3111), 기입버스(3115)를 통해 범용 레지스터군(3102)에 재차 기억된다. 이들 일련의 동작은 제 7 도에 나타낸 마이크로프로그램의 명령에 따라서 실행되게 된다.
또한, 기입버스(3115)상의 데이터는 영역관리레지스터(3103) 및 (3105)에 입력되어, 영역판정비교기에서 비교된다. 이들 데이터로부터 영역판정비교기(3104)에서는 X축의 최소치 또는 X축의 최대치인가, Y측의 최소치 또는 Y축의 최대치인가가 판정되고, 그 판정결과는 플랙레지스터(210)에 보내진다.
또한, 기입버스(3115)의 데이터는 종료점레지스터(3106)에 기억되고, 이것을 통해 종료판정비교기(3107)에 입력된다. 종료판정비교기(3107)에 기억된 X축 및 Y축의 종료점과 상기 데이터를 비교하고, 그 종료점과 상기 데이터가 일치하고 있는가의 여부를 검출한다. 그 비교검출 결과는 플랙레지스터(210)에 반영된다.
전술한 바와 같이, 영역판정비교기(3104) 및 종료판정비교기(3107), 산술논리연산기(3110)의 결과는 플랙레지스터(210)에 모이고, 마이크로명령디코더(200)에 입력되어서, 마이크로프로그램의 흐름을 변환하는데 사용되게 된다.
전술한 바와 같이 A 유니트(310)는 동작하여, 파라미터에서 부여된 X－Y 좌표치를 해독해서, 각각 예를 들면 선을 긋는다든가, 원을 그린다든가의 명령해석을 하는 것이다.
다음에, B 유니트(320)의 동작에 대하여 제 5 도에 따라서 설명한다.
표시제어데이터는 독출버스(UBB)(3209), 산술연산기(AU)(3202), 데스티네이션래치(DLB)(3201), 기입버스(WBB)(3210)를 통해 범용 레지스터군(3208)에 입력 초기설정된다. 범용 레지스터군(3208)의 데이터가 독출버스(3209) 및 소스래치(3204)를 통해 산술연산기(AU)(3202)에 입력된다. 이 산술연산기(3202)에서 연산된 결과는 데스티네이션래치(3201)에서 일시적으로 기억되어서, 각 버스(3113),(3114),(3209) 및 (3210)에 출력된다. 여기에서는 기입버스(3210)를 경유하여 범용 레지스터군(3208)에 기입된다. 이 범용 레지스터군(3208)은 각각 16비트 1워드의 것이 2개로 1워드구성으로 되어 있고, 합계 32비트 1워드로 물리어 드레스를 기억한다. 이 범용 레지스터군(3208)은 상기 32비트의 레지스터가 3종 있고, 3종의 데이터를 기억할 수 있다. 즉, 이 범용 레지스터군(3208)의 레지스터 DP(DPL,DPH)가 현재의 묘화점 X－Y에 대응하는 실제의 묘화점의 물리어드레스를 기억한다. 따라서, A 유니트(310)의 범용 레지스터군(3208)의 XY 좌표가 이동하면, 이에 대응하여 레지스터 DP의 물리어드레스가 이동한다.
물리어드레스를 변경하는 것은 X축방향에 대하여는 원래의 물리어드레스에 가변설정가능한 소정의 값(오프세트치×이동하고자 하는 점까지의 값)을 가감산하면 되고, 또 Y축방향은 소정의 값을 가감산하면 된다.
즉, 이 오프세트발생회로(2001)에 의해 지정된 화상모드에 따라서 오프세트레지스터(3205)에는 화소어드레스를 수평방향으로 1화소분 이동할 때의 상수가 설정된다. 이 상수와 데이터를 산술연산기(3202)로 연산함으로써, 수평방향의 이동물리어드레스가 산출된다. 예를 들면, 화소모드가 「1비트/화소 모드」일 때는 상수는 1이면 되고, 1화소 이동시키면 1비트 어긋날 뿐이다. 이것이 「4비트/화소 모드」일 때는 상수는 4로 되고, 1화소 이동시키면 4비트만큼 어긋나게 된다.
또한, 여기서 수직으로 1화소분 이동시키기 위하여는 화면폭레지스터(3206)에 설정된 상수를 사용하여 연산하면, 1화소분의 이동이 가능해진다.
전술한 바와 같이 B 유니트(320)는 동작하여 상기 A 유니트(310)에서 결정되는 X－Y 좌표에 대응하여 실제의 물리어드레스를 얻는 것이다.
다음에, C 유니트(330)의 동작에 대하여 제 6 도에 따라서 설명한다.
C 유니트(330)는 제 10 도에 나타낸 표시용 메모리(13)에 대하여 메모리출력버스(3312)와 메모리입력버스(3313)로 접속되어 있다. 메모리출력버스(3312)에는 C 유니트(330)로부터 먼저 어드레스정보 AD가 출력되고, 이어서 데이터 DT가 출력된다.
먼저, 어드레스정보 AD는 B 유니트(320)를 경유하고, 또한 독출버스(UBB)(3209)를 통해 메모리어드레스레지스터(3311)에 기입되어,메모리어드레스레지스터(3311)의 MARL 및 MARH에 기억된다. 이 메모리어드레스레지스터(3311)에 기억된 메모리어드레스가 메모리출력버스(3312)를 통해 표시용 메모리(13)에 보내지면, 표시용 메모리(13)로부터 메모리입력버스(3313)를 통해 이 표시용 메모리(13)의 지정된 1워드의 표시용 데이터 DT가 독출된다. 독출된 표시용 데이터 DT는 독출데이터버퍼(3310)에 기억된다. 여기서, 표시용 데이터 DT가 도형을 그릴 경우는 논리연산기(3305)에 입력된다.
다음에, 마스크레지스터(3303)로부터의 마스크정보(1어중의 어느 비트를 마스크로 하는가를 지정하는 정보)를 논리연산기(3305)에 입력한다. 또한, 마스크정보는 기입버스(WBB)(3210)로부터 직접 기입되는 레지스터(CMSK), 또는 1워드중의 어드레스디코더(2002)에 의해 생성되는 데이터를 기억하는 레지스터(GMSK)로부터 논리연산기(3305)에 송출된다.
또한, 색정보를 컬러레지스터(3302)로 선택하여 논리연산기(LU)(3305)에 부여한다. 그리고, 논리연산기(3305)에서는 상기 데이터 DT, 마스크정보 및 색정보에 따라서 논리연산해서, 그 연산결과를 기입데이터 버퍼(WDBR)(3306)에 출력한다. 또한, 색정보 및 패턴정보는 패턴카운터(PCNT)(3308) 및 패턴제어레니스터군(PP, PS, PE)(3309)의 묘화패턴레지스터에서 형성된 어드레스신호에 의해 지정됨으로써, 패턴메모리(RAM)(220)로부터 패턴 RAM 버퍼(PBUF)(3307)에 기억된다.
이와 같이 C 유니트(330)는 동작하여 색정보에 대하여 변환처리하게 된다.
다음에, 묘화연산의 수법에 대하여 설명한다. 제 11 도는 4비트/화소 모드의 경우의 1화소의 묘화연사의 흐름을 모식적으로 나타낸 것이다.
패턴제어레지스터군(PP,PS,PE)(3309)의 묘화패턴레지스터 및 패턴카운터(PCNT)(3308)에서 지정된 어드레스에 의해 패턴메모리(220)로부터 독출된 데이터는 패턴 RAM 버퍼(3307)를 통해 컬러레지스터(3302)의 CL0, CL1에 기억된다. 또, 표시용 메모리(13)로부터 독출한 데이터(Ca, Cb, Cc, Cd)는 독출데이터버퍼(3310)에 기억된다. 이 예에서는 컬러데이터 및 독출한 데이터 등은 각각 4비트의 색정보 또는 계조정보이다. 패턴메모리(220)로부터는 1비트의 패턴정보가 독출되어 있고, 그 데이터의 "0","1"(X=1 또는 X=0)에 따라서 컬러레지스터 0(CL0) 또는 컬러레지스터 1(CL1)이 선택되어 논리연산기(3305)에 공급된다. 메모리어드레스레지스터(3311)에 기억된 물리어드레스정보의 하위 4비트는 도면에서는 "10**"으로 되어 있고, 이 정보는 1워드내 어드레스디코더(2002)를 통해 마스크레지스터(3303)에서 마스크정보 GMSK를 발생한다. 한편, 메모리어드레스레지스터(3311)의 하위 4비트를 제외한 상위필드는 표시용 메모리어드레스로서 출력되어 표시용 제외한 상위필드는 표시용 메모리어드레스로서 출력되어 표시용 메모리(13)의 1워드가 독출된다. 논리연산기(3305) 에서는 마스크레지스터(3303)의 GMSK "1"의 비트로 지정된 부분에만 논리연산을 행하여 기입데이터 Cy를 얻어 기입데이터버퍼(3306)에 기억시킨다. 여기서, 연산기(3305)의 논리연산의 종류로서는 컬러레지스터의 값에의 재기입, 논리연산(AND, OR, NOR), 조건부묘화(독출컬러가 소정의 조건을 만족하는 경우만 묘화)등이 있다. 비트/화소 모드가 다른 모드의 경우에는 발생되는 GMSK 정보가 다를 뿐이고 동일한 연산을 행한다. 이와 같이 하여, 다시 어드레스정보 AD 및 데이터 DT의 순으로 메모리어드레스레지스터(3311) 및 기입데이터버퍼(3306)로부터의 메모리출력버스(3312)에 송출되어 표시용 메모리(13)의 소정의 어드레스에 기입된다.
전술한 바와 같이 본 실시예에 의하면, 1회의 독출, 갱신ㆍ기입처리에 의해 한번에 1화소분의 데이터를 갱신할 수 있으므로, 처리효율이 좋은 묘화가 가능해진다. 또, 16비트/화소 모드 이외의 경우에도, 복수화소의 데이터를 16비트 길이로 배열하여 처리하므로, 메모리의 사용효율이 좋으며, 다른 기기와 표시용 메모리 사이의 데이터전송효율도 좋다. 또한, 본 실시예에서는 화소당의 비트길이가 다른 5종류에 대한 동작모드를 설정하고 있으므로 범용성이 높은 구성으로 되어 있다.
다음에, 본 발명에 의하여 논리어드레스에 대응하는 물리어드레스를 고속으로 계산할 수 있는 도형처리에 대하여 설명한다. 즉, 상기 제 2 도에 있어서의 A 유니트(310)와 B 유니트(320)를 사용하여 어드레스변환이 고속으로 행해지는 경우에 대하여 설명한다.
제 12 도는 제 4 도, 제 5 도에 나타낸 구성에 따라서 어드레스변환에 관련된 것과, 특히 부가된 것을 나타내고 있다. 제 4 도, 제 5 도와 동일한 것은 동일한 부호를 사용하고 있다.
연산데이터선택기(3500)는 CCS에 의해 제어되고, 화면폭레지스터(MW)(3206)로부터의 데이터, 오프세트레지스터(OFS)(3205)로부터의 데이터의 어느 하나를 선택하여, 산술연산기(AU)(3202)에 공급한다. 산술연산기(3202)가 논리어드레스에 대응한 물리어드레스를 연산한다.
다음에, 물리어드레스공간과, 이것에 대응하는 논리어드레스공간, 또한 이들에 대응하는 표시화면에 대하여 설명한다. 제 13 도는 1화소를 4비트로 표시한 모드에서의 물리어드레스공간과, 이것에 대응한 논리어드레스공간 또는 이들에 대응한 표시화면을 나타낸 것이다. 수평방향의 화소수의 크기 MW로서의 물리어드레스, 논리어드레스공간상의 표시용 메모리 및 표시화면과의 관계는 도시한 바와 같다. 물리어드레스공간상에서는 1워드 16비트내에(1화소가 4비트로 표시된 화소데이터가) 4화소분 포함되어 있으나, 이 경우 1화소는 논리어드레스공간상의 메모리에서는 색마다의 메모리플레인에 각 1비트씩 할당되고, 그것이 합성되어 색마다의 메모리플레인에 각 1비트씩 할당되고, 그것이 합성되어 16색(또는 16계조)으로 표시되는 1화소를 화면상에 출력하도록 되어 있다. 1워드내의 4화소의 데이터는 논리어드레스공간상의 메모리 및 표시화면상에서는 수평방향으로 연속된 화소데이터로 된다.
제 14 도는 제 13 도에 나타낸 물리어드레스와 논리어드레스, 메모리폭 MW, 포인터어드레스 PA의 관계를 나타낸 것이다. 먼저, 제 14(a) 도는 물리어드레스공간상의 메모리어드레스 MA와 비트어드레스 BA를 나타내고, 다시 그것과 표시화면의 관계를 나타내고 있다. 메모리어드레스 MA1에서 지정되는 1워드내의 1화소와 수직방향으로 인접하는 화소를 포함하는 1워드의 메모리어드레스가 MA2일 때, 메모리폭 MW은 제 14(c) 도에 나타낸 것과 같아진다. 제 14(a) 도에 표시된 화면상의 임의의 점(x,y)은 그 대응하는 물리어드레스가 메모리어드레스 MA이며, 또한 그 비트어드레스가 BA로 표시될 때, 그 포인터 어드레스는 제 14(b) 도와 같이 표현된다.
그런데, 제 12 도에 나타낸 실시예에서의 것은 1화소의 데이터가 복수비트로 표현될 경우(다색이나 다계조)에도 효율 좋게 처리할 수 있는 기능을 가지고 있고, 명령제어레지스터(230)에 대한 설정모드에 따라서 5종류의 다른 동작모드를 선택할 수 있다. 이것은 상기 제 8 도에 의한다.
제 15 도는 제 14 도에 나타낸 비트모드와 그에 대응한 1워드내의 화소위치를 나타내는 비트어드레스의 대응을 나타낸 것이다. 이것에 의하면 비트어드레스는 그 화소데이터의 데이터개시비트번호에 일치되게 되어 있다. 예를 들면, 4비트/화소 모드의 경우, 화소데이터의 비트 4∼7를 컬러데이터연산부(330)에서 연산할 대범용 레지스터군(3208)의 포인터어드레스레지스터의 하위 4비트의 비트어드레스로서는 [4]가 격납되는 것이다.
제 16 (a)∼(d) 도는 4비트/화소 모드의 경우에서의 마스크레지스터(3303)에 기억되는 마스크데이터와 비트어드레스와의 관계를 나타낸 것이다. 전술한 바와 같이, 화소데이터의 비트 4∼7을 연산할 때, 비트어드레스로서 4가 발생하지만, 이 경우 마스크데이터는 화소데이터 연산이 행해지는 비트에만 대응하여 "1"이 세트되고, 화소데이터의 연산을 필요로 하지 않는 비트에 대응해서는 "0"이 세트된다. 즉, 예를 들면 비트어드레스가 "4"의 경우는 비트 4∼7만이 "1"로 된 마스크데이터가 어드레스디코더(2002)에서 생성되어 마스크레지스터(3303)에 기억되는 것이다.
제 17(a) 도는 제 12 도에 나타낸 실시예에 있어서의 논리어드레스연산부 및 물리어드레스연산부에서 실행되는 기본연산처리를, 또 제 17(b) 도는 각 비트모드에 있어서 비트어드레스오프세트발생기에서 발생되는 비트어드레스오프세트이 n의 값을 나타낸 것이다. 비트어드레스오프세트치부터 설명하면, 이것은 비트어드레스갱신을 위한 것이며, 4비트/화소 모드에 있어서는 "4"의 데이터가, 1비트/화소 모드에서는 "1"의 데이터가 오프세트발생회로(2001)에서 생성된 다음의 오프세트레지스터(3205)에 기억되게 하는 것이다.
제 17(a) 도에 나타낸 처리에 대하여 설명한다. 이것은 현재 어떤 화소를 나타내는 점 P에서의 논리어드레스가(X,Y), 물리어드레스가 PA로 표시되어 있는 것으로서 수평방향, 또는 수직방향으로 점 P을 논리어드레스에서 ±1만큼 이동시킬 경우의 처리를 나타낸 것이다. 먼저, X축(수평방향) 정방향으로 화소데이타를 묘화하도록 점 P을 ±1할 경우, 논리어드레스연산부(310)에서는 범용 레지스터군(3102)의 커렌트포인터의 CPX로부터는 데이터(X)가 독출되고나서 소스래치(3109)를 통해 산술논리 연산기(3110)에서 +1이 가산되는 것으로 되어 있다. 산출결과(X+1)는 새로운 논리어드레스 X로서 데스티네이션래치(3111)를 통해 범용 레지스터군(3102)의 커렌트포인터의 CPX에 다시 격납되는 것이다. 이때 동시에, 물리어드레스연산부(320) 에서는 범용 레지스터군(3208)의 포인터어드레스레지스터로부터는 포인터어드레스가 독출된 후 소스래치(3204)를 통해 산술연산기(3202)에 연산데이터로서 주어진다. 한편, 연산데이터선택기(3500)로부터는 오프세트레지스터(3205)에 연산데이터로서 주어진다. 그래서, 산술연산기(3202)에서는 포이터드레스 PA와 비트어드레스오프세트치 n와의 사이에서 가산이 행해지는 것이다. 이 가산결과(PA+n)는 새로운 포인터어드레스로서 데스티네이션래치(3201)를 통해 재차 범용 레지스터군(3208)의 포인터어드레스레지스터의 DPL,DPH에 격납되는 것이다. 이 격납 후 마스크데이터를 발생하는 어드레스 디코더(2002)는 범용 레지스터군(3208)의 포인터어드레스레지스터에 격납된 하위 4비트의 데이터 즉 비트어드레스와 비트모드에 따라서 마스크데이터를 발생하지만, 마스크데이터는 마스크레지스터(3303)를 통해 논리연산기(3305)로 보내져서, 화소데이터의 연산에 제공된다.
또한, Y방향(수직방향)의 정방향으로 +1만큼 저 P을 이동시킬 경우, 논리어드레스연산부(310)에서는 마찬가지로 커렌트포인터 Y(3102의 CPY)의 데이트를 +1하기 위한 연산이 행해진다. 한편, 물리어드레스연산부(320)에서는 동시에 범용 레지스터군(3208)의 포인터어드레스레지스터의 DPL, DPH의 데이터에 대한 연산이 행해진다. X방향의 연산에서는 오프세트치와의 사이에서 가감산이 행해지지만, 이 Y방향의 연산에서는 화면폭레지스터(3205)로부터의 데이터와의 사이에서 가감산(이 경우는 감산)이 행해지는 것이다. 연산제어신호 발생기는 논리어드레스연산부(310)에서 X방향의 가산, 연산이 행해질 때 물리어드레스연산부(320)에 있어서의 산술연산기(3202)에 가산, 감산신호를 발생하는 한편, 논리어드레스연산부(310)에서 Y방향의 가산, 감산을 행할 경우에는 산술연산기(3202)에 대하여 감산, 가산신호를 발생하지만, 이것은 표시화면에 대응하는 연산처리가 행해짐으로써, 점 P의 이동 후의 물리어드레스가 도출된다. 제 18 도는 본 발명에 의한 직선묘화의 예를 나타내고 있다.
직선묘화처리의 개시점 Ps(xs,ys)으로부터 종료점 Pe(xe(xe,ye)으로 직선묘화를 행할 경우, 먼저 제 1의 전처리(前處理)로서 원점의 물리어드레스가 중앙처리장치 또는 다른 어장치로부터 범용 레지스터군(3208)의 포인터어드레스레지스터의 DPL, DPH에 세트되는 동시에, 커렌트포인터 X(3102의 CPX) 및 커렌트포인터 Y(3102의 CPY)는 제어부인 마이크로명령디코더(200)로부터의 제어에 의해 "0"으로 클리어된다. 이와 같이 원점을 세트함으로써, 논리어드레스와 물리어드레스와의 대응이 취해지는 것이다. 다음에, 제 2 의 전처리로서는 직선의 개시점 Ps의 논리어드레스(xs,ys)가 각각 커렌트포인터 X(CPX), Y(CPY)에 격납되지만, 이에 따라서 물리어드레스연산부(320)에서는 논리어드레스(xs,ys) 대응의 물리어드레스가 구해지게 되어 있다. 제 3 의 전처리로서 종료점 Ps의 논리어드레스(xe,ye)가 범용 레지스터(3102)에 격납되며, 이것으로 모든 전처리는 종료되는 것이다.
그러면, 제어부인 마이크로명령디코더(200)는 중앙처리장치 또는 다른 제어장치로부터 점 Ps으로부터 점 Pe으로 직선을 그리는 취지의 명령을 받아 본 처리를 개시하지만, 이 처리실행을 위해 미리 기억되어 있는 제어순서에 따라서 각 연산부(310), (320), (330)로 제어명령을 출력하도록 되어 있다. 논리어드레스연산부(310)에서는 직선의 기울기 등, 묘화처리에 필요한 중간정보가 개시점 Ps의 논리어드레스(xs,ys)와 종료점 Pe의 논리어드레스(xe,ye)로부터 구해져서 범용 레지스터군(3102)에 격납된 후, 이들 데이터에 따라서 다음의 묘화점 P1의 논리어드레스(x1,y1)와 이 논리어드레스(x1,y1) 대응의 물리어드레스의 산출이 행해지도록 되어 있다. X 방향의 어드레스연산과 Y방향의 어드레스연산의 합계 2회의 어드레스연산이 논리어드레스연산부(310) 및 물리어드레스연산부(320)에서 실행된다. 이에 병행하여 개시점 Ps대응의 화소데이터를 표시용 메모리로부터 독입하고, 종료점 Pe의 화소데이터의 연산이 행해진다. 그리고, 이 화소데이터의 연산종료 후, 표시용 메모리에는 연산 후의 화소데이터가 다시 기입된다. 즉, 어떤 점에 대하여 2회의 메모리액세스가 실행되고 있는 동안에, 이에 병행하여 논리어드레스연산부(310) 및 물리어드레스연산부(320)에서는 다음의 묘화점에 대한 논리어드레스와 이에 대응하는 물리어드레스의 산출이 실행된다. 이와 같은 처리를 직선의 종료점 Pe까지 반복함으로써, 직선묘화를 위한 화소데이터가 순차 표시용 메모리에 기억된다.
또한, 표시용 메모리에서 독출된 화소데이터는 특수한 경우 일정데이터로 치환된 형태로 다시 표시용 메모리에 기억되지만, 일반적으로 묘화되는 직선상에 존재하는 화소는 동일휘도나 동일색으로는 한정되지 않는다. 따라서, 이와 같은 경우에는 독출한 화소데이터는 다른 데이터와의 사이에서 어떠한 연산이 행해지는등, 연산결과가 새로운 표시용의 화소데이터로서 표시용 메모리에 기억되게 된다.
또한, 상기 실시예에서는 논리공간이 2차원의 경우에 대하여 나타냈으나, 2차원 이상의 것에도 적용가능하다. 이에 의하면 화소데이터가 복수비트로 표시될 경우라도 논리어드레스의 산출과 동시에 그 논리어드레스 대응이 물리어드레스를 고속으로 구할 수 있다.
다음에, 메모리의 1워드에 복수화소의 데이터를 격납하는 방식에 있어서, 화소정보를 다른 화소위치에 고속전송을 행할 경우에 대하여 설명한다. 특징있는 하드구성으로 실현하고 있으므로 고속처리가 가능해진다.
제 19 도는 설명의 편의상 상기 제 4 도∼제 6 도에 나타낸 하드구성중 전송처리에 관계가 없는 부분은 생략하고 있다. 마이크로명령디코더(200)의 내부에는 1워드내 어드레스디코더(2002), 시프트량디코더(2003)를 내장한다. 명령제어레지스터(230)는 전송모두, 비트모드 등을 기억하고 있다.
표시용 메모리(13)는 1워드가 16비트의 구성으로 순차 어드레스가 부가되어 있다. 범용 레지스터군(3208)중의 (TZH,TZL)에는 소스어드레스를, (DPH, DPL)에는 데스티네이션어드레스를 각각 기억한다. 즉, 16비트 구성의 레지스터 2워드를 접속한 것으로서 전송원 및 전송선(轉送先)의 어드레스를 관리한다. 각 어드레스정보의 하위 4비트는 어드레스의 1워드내의 비트위치를, 그리고 상위의 비트는 표시용 메모리의 어드레스를 지정한다.
시프트량디코더(2003)는 시프트정보를 디코드하여 배럴시프터(3301)에서의 시프트량을 제어하는 것으로서, 전송처리의 경우에는 데스티네이션어드레스와 소스어드레스의 하위 4비트의 차가 산술논리연산기(ALU)(3110)에서 산출되고, 그 결과가 데스티네이션래치(DLA)(3111)를 통해 시프트량디코더(2003)에 공급된다.
1워드내의 어드레스디코더는 명령제어레이지스터(230)에 기억된 비트모드 및 전송모드에 대응하여, 메모리어드레스레지스터(3311)에 일시기억된 소스어드레스와 데스티네이션어드레스의 하위 4비트의 차의 정보를 기초로 해서, 소정의 마스크정보를 생성하여 마스크레지스터(3303)에 송출한다.
제 20 (a),(b) 도는 제 19 도의 실시예의 동작설명도이다. 명령제어레지스터(230)에 기억된 전송모드로 지정되는 2가지의 전송모드의 경우를 나타내고 있다. 제 20 도(a)는 한번에 1화소의 데이터만을 전송하는 1화소 전송모드의 경우를 나타내고 있다. 최초에 소스어드레스 TZH, TZL가 선택되고, 표시용 메모리(13)로부터 소스화소가 포함되는 1워드의 데이터가 독출되고, 독출데이터버퍼(3310)를 통해 배럴시프터(3301)에 보내진다. 한편, 산술논리연산기(3110)에서는 소스어드레스와 데스티네이션어드레스의 하위 4비트가 감산되어 있고, 시프트량디코더(2003)를 통해 배럴시프터(3301)에서 복수비트의 시프트조작이 행해진다. 다음에, 범용 레지스터군(3208)의데스티네이션어드레스레지스터의 DPL, DPH가 선택되어, 데스티네이션화소위치를 포함하는 데이터의 1워드가 독출되고, 독출데이터버퍼(3310)를 통해 논리연산기(3305)에 보내진다. 한편, 데스티네이션어드레스의 하위 4비트는 1워드내의 어드레스디코더(2002)에서 디코드되고, 데스티네이션화소위치를 정하는 마스크정보가 출력된다. 논리연산기(3305)에서는 데스티네이션의 1워드데이터중 마스크정보로 지정되는 비트위치에 대하여만 배럴시프터(3301)의 출력에의 치환연산이 실시된다. 이 연산결과는 기입데이터버퍼(3306)를 통해 표시용 메모리의 데스티네이션어드레스에 격납된다. 이 1화소의 전송처리를 소스어드레스 및 데스티네이션어드레스를 순차 갱신하면서 반복함으로써, 메모리의 워드의 경계에 불구하고 대량의 데이터를 고속으로 전송할 수 있다.
제 20(b) 도는 복수화소전송모드의 동작을 설명하는 것으로서, 이 경우에는 어드레스디코더(2002)에서는 명령제어레지스터(230)중의 전송모드비트의 지정에 따라서 복수의 비트위치에 "1"을 세트한다. 따라서, 수평으로 연속되는 복수비트를 전송할 경우에, 더욱 고속화할 수 있다.
이와 같이, 본 실시예에 의하면 표시용 메모리의 1워드에 복수화소의 데이터 격납될 경우에도 소스독출, 데스티네이션독출, 데스티네이션기입의 3회의 메모리액세스로 1 또는 복수의 임의의 화소위치에 대하여 화소데이터의 전송을 행할 수 있으며, 고속전송이 가능하다. 명령제어레지스터(230)의 GBM에 의해, 예를 들면 5종류의 다른 동작모드(제 8 도 참조)를 선택할 수 있다.
제 21 도는 4비트/1화소 모드의 경우의 1화소 데이터의 전송을 도시하였다. 소스화소에 포함되는 1워드데이터를 독출하고, 그 중 소스화소데이터만을 데스티네이션화소위치에 매입하는 처리가 필요하다. 제 22 도는 그 전송처리의 흐름을 나타내고 있다. 먼저, 소스화소가 포함되는 표시용 메모리(13)의 1워드가 독출되고, 독출데이터버퍼(3310)에 일시기억된다. 한편, 소스화소를 지정하는 어드레스정보의 하위 4비트와 데스티네이션화소를 지정하는 어드레스정보의 하위 4비트가 감산된다. 이값은 소스화소와 데스티네이션화소의 비트위치의 차를 나타내고 있다. 소스독출데이터가 배럴시프터(3301)로 시프트되고, 소스화소(Cs)는 데스티네이션화소의 위치에 맞추어진다. 이어서, 데스티네이션화소(Cd)가 포함되는 1워드가 독출되어 논리연산기(3305)에서 소스화소(Cs)와의 연산이 행해진다. 이 때, 마스크정보로서는 데스티네이션화소위치에만 "1"이 발생되어 있으므로, 데스티네이션의 1화소만이 갱신되어 기입데이터가 얻어진다. 논리연산의 종류는 치환, 논리연산등이 가능하다. 4비트/화소 모드 이외의 경우에도 마스크정보의 형식이 다를 뿐이고, 전혀 동일한 연산이 행해진다.
전술한 바와 같이 본 실시예에 의하면, 1화소의 데이터가 복수의 비트로 표시될 경우에도, 소스독출, 데스티네이션독출, 데스티네이션기입의 3회의 메모리액세스로 임의의 화소위치에 대하여 화소데이터를 전송할 수 있다는 효과가 있다.
제 23 도는 화소데이터의 전송의 예로서 4각형 영역을 지정한 경우의 전송명령의 포인터이동방향(SD)을 나타내고 있으며, (a)∼(h)의 8가지를 나타내고 있다. 소스영역, 데스티네이션영역을 각각 독립으로 지정할 수 있다.
다음에, 그 전송에 있어서의 화소위치의 산출이 용이한 연산제어에 대하여 설명한다.
제 24 도는 제 2 도에 나타낸 구성에 의거하여 화소위치의 연산제어에 관련된 부분을 특히 나타내고 있다.
플랙레지스터(210)에는 부호디코더(2101) 및 부호레지스터(2102)를 내장하고 있다. 플랙레지스터(210)는 이외에도 연산결과의 상태에 따라서 반영되는 영역판정플랙이나 제로플랙, 네가플랙 등을 가지고 있으나, 여기서는 설명에 이용하지 않으므로 도시하지 않는다.
코맨드레지스터(3207)에는 외부로부터 FIFO 메모리(400)를 통해 전송되는 코맨드중의 코맨드코드가 일시 기억된다. 상기 코맨드코드의 일부의 정보는 마이크로프로그램어드레스레지스터(110)에 전송되어 마이크로프로그램이 순차 독출되어 소정의 처리알고리듬에 따라서 연산제어가 행해진다.
연산제어장치(300)에서는 도형의 묘화어드레스를 산출하는 좌표연산이나, 도형데이터의 처리가 실행된다. 부호디코더(2101)는 코맨드코드의 일부정보 및 연산장치(30)내의 다른 구성요소로부터 부여되는 정보에 따라서, 본 발명에 관한 소정의 부호데이터를 생성한다.
부호레지스터(2102)는 부호디코더(2101)에서 생성된 부호데이터를 일시기억한다. 마이크로명령디코더(200)내에 배치된 모드디코더(2009)는 코맨드의 처리모드필드를 디코드하여 연산처리를 제어한다.
제 25(a)∼(e) 도는 코피(전송)코맨드의 포맷(CDT)을 나타내다. 1워드(16비트)의 코맨드코드와 그에 이어지는 4워드의 파라미터 1∼4로 이루어진다. 파라미터의 설정에 의해 전송시의 조사방향을 여러 가지 선택할 수 있다.
제 26 도는 코피코맨드의 동작예의 개념도를 나타내고 있다. 파라미터 Xs, Ys는 소스(전송원)영역 (13S)의 개시점좌표이다. 파라미터 DX,DY는 상기 영역의 방향과 크기를 정의한다. Xs, Ye를 기점으로 해서, DX＞0일 때는 제 25 도에서 우방향, DX＜0일 때는 좌방향, DY＞0일 때는 상방향, DY＜0일 때는 하방향으로 영역을 취하고, DX, DY의 절대치로 그 크기를 지정한다. 제 25(a) 도의 S비트는 우선주사순위를 나타내고, S=0일 때 수평방향우선, S=1일 때 수직방향우선이다.
제 24 도의 실시예에서 외부로부터 전송되는 코맨드중의 제 1워드는 코맨드코드로서 인식되어 코맨드레지스터(3207)로 치수(置數)된다. 코맨드코드의 상위 4비트에 따라서 마이크로프로그램이 기동되어 코피처리의 제어가 개시된다.
코맨드코드중의 S 비트와 DSD 필드(제 25 도)는 부호디코더(2101)를 통해 부호레지스터(2102)에 보내진다. 코맨드코드중 하위의 처리모드필드는 모드디코더(2009)에서 디코드된다.
파라미터 1∼4는 순차 연산제어장치(300)내부의 범용 레지스터군(3102)에 보내진다. 현재의 묘화점좌표(X,Y)는 레지스터 CPX, CPY에 기억된다.
제 27 도(a)는 본 발명에 관한 부호레지스터(2102)의 구성예를 나타낸 배치도이다. 이 부호레지스터는 다음의 10비트의 정보를 유지한다. 또한, 이 도면에서는 각 레지스터부에 기억되어 있는 정보를 코피코맨드의 경우를 예로 들어 각각 화살표로 나타내고 있다.
(1) Q1
좌표레지스터 X,Y의 전환을 행하는 제 1 의 비트이다. 코피코맨드에서는 소스영역(13S)에 있어서의 주사의 X방향, Y방향의 우선순위를 결정하는데 사용된다. 그러므로, Q1으로서는 코맨드코드의 S 비트가 세트된다.
Q1=0일 때는 X레지스터, Y레지스터를 지정한대로 선택하고, Q1=1일 때는 X지정일 때 Y레지스터를 , Y지정일 때 X레지스터를 각각 선택한다.
(2) Q2
좌표레지스터 X,Y의 전환을 행하는 제 2의 비트이다. 코피코맨드에서는 데스티네이션영역(13D)에 있어서의 주사의 X방향, Y방향을 전환하는데에 사용된다. 그러므로, Q2로서는 코맨드코드의 DSD 필드(제 25 도)의 비트 2가 세트된다.
Q2=0에서는 X레지스터, Y레지스터를 지정대로 선택하고, Q2=1에서는 X, Y의 지정을 반전하여 레지스터를 선택한다.
(3) S1x
제 1의 X방향의 연산부호를 유지하는 2비트의 정보이다. 일반적으로, 상기 2비트중의 상위비트는 가산인가 감산인가의 선택을 행하기 위한 것이며, 또 하위비트는 그 가감산을 하는가(비트가"1"일때)하지 않는가(비트가 "0"일때)의 선택을 하기 위한 것이다.
코피코맨드에서는 상위비트에는 파라미터 DX의 부호가 세트되고, 하위비트에는 "1"이 세트된다. 즉, 상위비트는 소스영역(13S)의 X방향의 연산부호를 지정하는 정보로서 사용된다.
(4) Sly
제 1의 Y방향의 연산부호를 유지하는 2비트의 정보이며, 전술한 S1x와 마찬가지로 연산의 선택을 하기 위한 것이다.
코피코맨드에서는 파라미터 DY의 부호(상위비트)와 "1"(하위비트)이 각각 세트되고, 소스영역(13S)의 Y방향의 연산부호를 지정한다.
(5) S2x
제 2의 X방향의 연산부호를 유지하는 2비트정보이며, 코피코맨드에서는 데스티네이션영역(13D)의 X방향의 연산부호를 지정한다. 코맨드의 DSD 필드의 비트 1이 상위에, "1"이 하위에 세트된다.
(6) S2y
제 2의 Y방향의 연산부호를 유지하는 2비트 정보이며, 코피코맨드에서는 데스티네이션영역(13D)의 Y방향의 연산부호를 지정한다. 코맨드의 DSD 필드의 비트 1이 상위에, "1"이 하위에 세트된다.
이상을 요약하면, S1x, S1y, S2x, S2y는 각각 4종류의 상태를 취할 수 있고, "00" 및 "10"일 때는 각각 "0"을 가산 또는 감산하고(즉, 아무런 처리도 하지 않음), "01"일 때는 "1"을 가산하고, "11"일 때는 "1"을 감산하게 된다.
또한, 전술한 바와 같이 코피코맨드에서는 부호레지스터(2102)의 각 레지스터부 S1x, S1y, S2x, S2y의 하위비트에는 모두 "1"을 세트하지만, 다른 처리를 행하는 코맨드에서는 이 비트를 제어하여 변화시키는 수도 있다.
제 28 도에 코피코맨드의 처리플로를 나타낸다. 각 레지스터를 지정하는 표현의 내용은 다음과 같다.
(1) Xs(Q1)
Q1=0일 때 Xs레지스터를, Q1=1일 때 Ys레지스터를 지정한다. 즉, 소스영역(13S)의 제 1 또는 우선주사방향의 좌표치이다.
(2) Ys(Q1)
Q1=0일 때 Ye레지스터를, Q1=1일 때 Xs레지스터를 지정한다. 즉, 소스영역(13S)의 제 2주사방향의 좌표치이다.
(3) X(Q2)
Q2=0에서 X 레지스터를, Q2=1에서 Y 레지스터를 지정한다. 즉, 데스티네이션영역(13D)의 제 1 또는 우선주사방향의 좌표치이다.
(4) Y(Q2)
Q2=0에서 Y레지스터를, Q2=1에서 X레지스터를 지정한다. 즉, 데스티네이션영역(13D)의 제 2주사방향의 좌표치이다.
(5) S1x(Q1)
Q1=0에서 S1x를, Q1=1에서 S1y를 선택한다. 즉, 소스영역(13S)의 제1(우선) 주사방향의 부호이다.
(6) S1y(Q1)
Q1=0에서 S1y를, Q1=1에서 S1x를 선택한다. 즉, 소스영역(13S)의 제2주사방향의 부호이다.
(7) S2x(Q2)
Q2=0에서 S2x를, Q2=1에서 S2y를 선택한다. 데스티네이션영역(13d)의 제1(우선)주사방향의 부호이다.
(8) S2y(Q2)
Q2=0에서 S2y를, Q2=1에서 S2x를 선택한다. 데스티네이션영역(13D)의 제2주사방향의 부호이다.
제 28 도에서 코피코맨드에서는 먼저 코맨드코드에 계속되는 파라미터 1∼4, Xs, Ys, DX, DY를 순차 입력하고, 연산제어장치(300) 내부의 레지스터에 기억한다(스텝 S1).
이어서, 제 1(우선)주사방향 1라인분의 처리에 들어간다. 이를 위하여, Xs,(Q1) 및 X(Q2), 즉 소스영역(13S) 및 데스티네이션영역(13D)의 제 1(우선)주사방향의 개시좌표치를 다른 레지스터에 퇴피(일시기억)한다(스텝 S2).
다음에,(Xs, YE)로 지정되는 좌표점의 화소정보를 (X, Y)로 지정되는 좌표점에 전송처리한다(스텝 S3). 이와 같은 1화소의 전송처리에 대하여는 전술한 바와 같다.
다음에, 소스영역(13S) 및 데스티네이션영역(13D)의 제1주사방향의 좌표치 XS(Q1) 및 X(Q2)에 부호치 S1x(Q1), S2x(Q2)를 가산한다. 즉, 상기 각 영역의 지정좌표점을 각각 제 1주사방향으로 1화소분 이동한다(스텝 S4).
상기 스텝 S3 및 S4의 처리를 상기 지정좌표점이 1라인의 종료점에 도달할 때까지 반복한다(스텝 S5).
1라인의 처리를 종료하고, 스텝 S5에서의 판정이 성립하게 되면 XS(Q1), X(Q2)를 복귀하고(스텝 S6), 제 2주사방향 좌표치 YS(Q1), Y(Q2)에 각각 부호치 S1y(Q1), S2y(Q2)를 가산하고, 제 2라인이 개시점좌표를 세트하다(스텝 S7).
전술한 스텝 S2∼S7의 처리를 제 2주사방향의 전체라인처리가 종료할 때까지 스텝 S8의 판정이 성립될 때까지 반복함으로써, 소스영역(13S)의 전체데이터의 전송을 실행할 수 있다.
전술한 바와 같이, 본 실시예에서는 영역데이터 전송시의 여러 가지 포인터주사모드를 제 28 도에 나타낸 단일의 처리플로로 실현할수 있으므로, 제어정보(예를 들면 마이크로프로그램)를 대폭으로 감소 또는 간략화 할 수 있다.
또한, 다른 코맨드, 패턴코맨드의 경우에도 마찬가지로 응용할 수 있다.
제 27(b),(c) 도는 패턴코맨드의 형식을 나타낸다. 도면에서 명백한 바와 같이, 이 코맨드는 1워드 16비트의 코맨드코드와 1워드의 파라미터로 구성된다. 패턴코맨드는 도형처리장치내부의 패턴메모리에 기억된 패턴정보를 표시용 메모리상에 전개하는 코맨드이다. 코맨드의 동작모드를 선택함으로써 포인터에 여러 가지의 주사를 행하게 할 수 있다.

Claims (30)

  1. 복수 비트에 의해 1화소데이터를 구성하고, 데이터의 액세스단위인 1워드내에 상기 1화소데이터를 복수 합쳐 배치하여 1워드의 화상데이터를 구성하고, 상기 화상데이터를 복수 유지하는 표시용 메모리(13)를 상기 1워드단위엔 액세스하기 위하여, 상기 1워드의 화상데이터를 지정하는 메모리어드레스에 의해 지정되는 상기 화상 데이터를 상기 표시용 메모리로부터 독출하고, 상기 메모리어드레스에 의해 지정된 상기 1워드의 화상데이터내의 소정의 비트를 지정하는 화소어드레스에 의해 소정의 비트를 지정하고, 상기 지정된 비트를 화상데이터의 처리에 관한 명령에 따라서 처리하고, 상기 처리된 비트를 포함하는 1워드의 화상데이터를 상기 표시용 메모리에 기입하는 연산장치(30)를 가지는 것을 특징으로 하는 도형처리장치.
  2. 제 1 항에 있어서, 상기 화상데이터는 하나의 화소데이터를 구성하는 비트수를 변화시킴으로써, 상기 1워드에 포함되는 화소데이터의 수를 변경하는 것을 특징으로 하는 도형처리장치.
  3. 제 2 항에 있어서, 상기 1워드에 포함되는 화소데이터의 수를 변경함으로써, 상기 화소어드레스를 변경하는 것을 특징으로 하는 도형처리장치.
  4. 제 1 항에 있어서, 상기 화상데이터는 상기 1워드에 포함되는 화소데이터의 수를 변화시킴으로서, 하나의 상기 화소데이터를 구성하는 비트수를 변경하는 것을 특징으로 하는 도형처리장치.
  5. 제 4 항에 있어서, 상기 하나의 화소데이터를 구성하는 비트수를 변경함으로써, 상기 화소어드레스를 변경하는 것을 특징으로 하는 도형처리장치.
  6. 제 1 항에 있어서, 상기 연산장치(30)는 상기 화상데이터의 상기 메모리어드레스와 상기 화소어드레스를 유지하는 범용 레지스터군(3208)과, 상기 화상데이터를 수평방향으로 이동하기 위하여 1화소데이터를 구성하는 비트수에 따른 제1의 오프세트를 유지하는 제 1의 오프세트레지스터(3205)와, 상기 화상데이터를 수직방향으로 이동하기 위하여 화면폭을 구성하는 화소수에 따른 제 2의 오프세트를 유지하는 제 2의 오프세트레지스터(3206)와, 상기 범용 레지스터군(3208)과 상기 제1의 오프세트레지스터(3205)와 상기 제 2의 오프세트레지스터(3206)에 유지된 데이터를 사용해서 연산하여 이동선(移動先)의 메모리어드레스와 화소어드레스를 연산하는 것을 특징으로 하는 도형처리장치.
  7. 제 1 항에 있어서, 상기 메모리어드레스에 의해 지정되는 화상데이터중의 상기 화소어드레스로 표시되는 비트는 최소한 하나의 화소데이터를 구성하는 복수 비트인 것을 특징으로 하는 도형처리장치.
  8. 제 1 항에 있어서, 상기 연산장치(30)는 상기 메모리어드레스와 상기 화소어드레스로부터 물리어드레스를 생성하고, 상기 물리어드레스에 의해 화상데이터를 처리하는 것을 특징으로 하는 도형처리장치.
  9. 제 1 항에 있어서, 상기 화소어드레스는 상기 화상데이터의 소정비트를 지정하기 위한 1워드내의 비트위치를 지정하는 마스크정보인 것을 특징으로 하는 도형처리장치.
  10. 화상데이터의 처리에 관한 명령을 디코드하여 화상데이터에 관한 처리를 실행하기 위한 제어를 행하는 제어장치(20)와, 상기 제어장치의 제어신호에 따라서, 상기 화상데이터에 관한 처리를 행해야 할 화상처리점의 논리어드레스를 유지하고, 상기 논리어드레스를 연산처리하는 논리어드레스연산부(30)와, 복수 비트에 의해 1화소데이터를 구성하고, 데이터의 액세스단위인 1워드내에 상기 1화소데이터를 복수 합쳐 배치하여 1워드의 화상데이터를 구성하고, 상기 화상데이터를 복수 유지하는 표시용 메모리(13)에 격납되어 있는 상기 화상데이터를 지정하는 메모리어드레스와, 상기 메모리어드레스에 의해 지정된 1워드내의 소정 비트를 지정하는 화소어드레스에, 상기 논리어드레스연산부로부터 얻어진 논리어드레스를 변화하는 물리어드레스연산부(320)와, 상기 1워드단위에 액세스하기 위하여, 상기 1워드의 화상데이터를 지정하는 메모리어드레스에의해 지정되는 상기 화상데이터를 상기 표시용 메모리로부터 독출하고, 상기 메모리어드레스에 의해 지정된 상기 1워드의 화상데이터내의 소정의 비트를 지정하는 화소어드레스에 의해 소정의 비트를 지정하고, 상기 지정된 비트를 화상데이터의 처리에 관한 명령에 따라서 처리하고, 상기 처리된 비트를 포함하는 1워드의 화상데이터를 상기 표시용 메모리에 기입하는 컬러데이터연산부(330)를 가지는 것을 특징으로 하는 도형처리장치.
  11. 제 10 항에 있어서, 상기 제어장치(20)에 의해 상기 화상데이터의 처리에 관한 명령을 디코드하고, 상기 디코드한 내용에 따라서 하나의 화소데이터를 구성하는 비트수를 변화시키는 것을 특징으로 하는 도형처리장치.
  12. 제 11 항에 있어서, 상기 하나의 화소데이터를 구성하는 비트수를 변경함으로써, 상기 화소어드레스를 변경하는 것을 특징으로 하는 도형처리장치.
  13. 제 10 항에 있어서, 상기 제어장치(20)에 의해 상기 화상데이터의 처리에 관한 명령을 디코드하고, 상기 디코드한 내용을 따라서 상기 1워드에 포함되는 화소데이터의 수를 변경하는 것을 특징으로 하는 도형처리장치.
  14. 제 13 항에 있어서, 상기 1워드에 포함되는 화소데이터의 수를 변경함으로써, 상기 화소어드레스를 변경하는 것을 특징으로 하는 도형처리장치.
  15. 제 10 항에 있어서, 상기 제어장치(20)는 상기 화상데이터처리장치의 외부로부터 부여되는 화상데이터의 처리에 관한 명령을 유지하는 명령제어레지스터(230)를 가지고, 상기 명령표시용 메모리에 유지된 명령을 디코드하여 화상데이터의 처리에 관한 처리를 실행하기 위한 제어를 행하는 것을 특징으로 하는 도형처리장치.
  16. 제 10 항에 있어서, 상기 메모리어드레스에 의해 지정되는 화상데이터중의 상기 화소어드레스로 표시되는 비트는 최소한 하나의 화소데이터를 구성하는 복수 비트인 것을 특징으로 하는 도형처리장치.
  17. 제 10 항에 있어서, 상기 물리어드레스연산부(320)는 상기 처리를 행해야 할 화상처리점의 메모리어드레스와 화소어드레스를 유지하는 범용 레지스터군(3208)과, 상기 처리를 행해야 할 화상처리점을 수평방향으로 이동하기 위하여 1화소데이터를 구성하는 비트수에 따른 제 1의 오프세트를 유지하는 제 1의 오프세트레지스터(3205)와, 상기 처리를 행해야 할 화상처리점을 수직방향으로 이동하기 위하여 화면폭을 구성하는 화소수에 따른 제 2의 오프세트를 유지하는 제2의 오프세트레지스터(3206)와, 상기 범용 레지스터군(3208)과 상기 제 1의 오프세트레지스트(3205) 또는 상기 제 2의 오프세트레지스터(3206)에 유지된 데이터를 사용해서 연산하여 이동선의 메모리어드레스와 화소어드레스를 연산하는 물리어드레스연산수단을 가지는 것을 특징으로 하는 도형처리장치.
  18. 제 10 항에 있어서, 상기 물리어드레스연산부(320)는 상기 메모리어드레스와 상기 화소어드레스로부터 물리어드레스를 생성하고, 상기 컬러데이터연산부(330)는 상기 물리어드레스에 의해 화상데이터를 처리하는 것을 특징으로 하는 도형처리장치.
  19. 제 10 항에 있어서, 상기 화소어드레스는 상기 화상데이터의 소정 비트를 지정하기 위한 1워드내의 비트위치를 지정하는 마스크정보인 것을 특징으로 하는 도형처리장치.
  20. 복수 비트에 의해 1화소데이터를 구성하고, 데이터의 액세스단위인 1워드내에 상기 1화소데이터를 복수 합쳐 배치하여 1워드의 화상데이터를 구성하고, 상기 화상데이터를 복수 유지하는 표시용 메모리(13)를 액세스하여 상기 화상데이터를 처리하는 화상데이터 처리방법으로서, 상기 1워드단위에 액세스하기 위하여, 상기 1워드의 화상데이터를 지정하는 메모리어드레스에 의해 지정되는 상기 화상데이터를 상기 표시용 메모리로부터 독출하고, 상기 메모리어드레스에 의해 지정된 상기 1워드의 화상데이터내의 소정의 비트를 지정하는 화소어드레스에 의해 소정의 비트를 지정하고, 상기 지정된 비트를 화상데이터의 처리에 관한 명령에 따라서 처리하고, 상기 처리된 비트를 포함하는 1워드의 화상데이타를 상기 표시용 메모리(13)에 기입하는 것을 특징으로 하는 도형처리방법.
  21. 제 20 항에 있어서, 하나의 화소데이터를 구성하는 비트수를 변화시킴으로써, 상기 1워드에 포함되는 화소데이터의 수를 변경하는 것을 특징으로 하는 도형처리방법.
  22. 제 21 항에 있어서, 상기 1워드에 포함되는 화소데이터의 수를 변경함으로써, 상기 화소어드레스를 변경하는 것을 특징으로 하는 도형처리방법.
  23. 제 20 항에 있어서, 상기 1워드에 포함되는 화소데이터의 수를 변화시킴으로써, 하나의 상기 화소데이터를 구성하는 비트수를 변경하는 것을 특징으로 하는 도형처리방법.
  24. 제 23 항에 있어서, 상기 하나의 화소데이터를 구성하는 비트수를 변경함으로써, 상기 화소어드레스를 변경하는 것을 특징으로 하는 도형처리방법.
  25. 제 20 항에 있어서, 상기 메모리어드레스와 상기 화소어드레스의 처리는 처리의 대상으로 되어 있는 화상데이터의 메모리어드레스와 화소어드레스의 값을 유지하고, 상기 화상데이터를 수평방향으로 이동하기 위하여 1화소데이터를 구성하는 비트수에 따른 제 1의 오프세트치를 유지하고, 상기 화상데이터를 수직방향으로 이동하기 위하여 화면폭을 구성하는 화소수에 따른 제 2의 오프세트치를 유지하고, 유지되어 있는 상기 메모리어드레스와 화소어드레스의 값과 상기 제 1의 오프세트치와 상기 제 2의 오프세트치를 사용해서 연산하여 이동선의 메모리어드레스와 화소어드레스의 값을 연산하여 화상데이터의 처리를 행하는 것을 특징으로 하는 도형처리방법.
  26. 제 20 항에 있어서, 상기 메모리어드레스에 의해 지정되는 화상데이터중의 상기 화소어드레스로 표시되는 비트는 최소한 하나의 화소데이터를 구성하는 복수 비트인 것을 특징으로 하는 도형처리방법.
  27. 제 20 항에 있어서, 화상데이터의 처리에 관한 명령을 디코드하여 화상데이터의 처리에 관한 처리를 실행하기 위한 제어신호를 생성하고, 상기 제어신호에 따라서, 상기 메모리어드레스와 상기 화소어드레스를 생성하고, 연산 및 상기 메모리어드레스와 상기 화소어드레스가 표시하는 화상데이터의 처리를 행하는 것을 특징으로 하는 도형처리방법.
  28. 제 20 항에 있어서, 상기 화상데이터의 처리에 관한 명령을 명령제어레지스터(230)에 유지하고, 상기 유지된 명령을 디코드하여 화상데이터의 처리에 관한 처리를 실행하는 것을 특징으로 하는 도형처리방법.
  29. 제 20 항에 있어서, 상기 메모리어드레스와 상기 화소어드레스로부터 물리어드레스를 생성하고, 상기 물리어드레스에 의해 화상데이터를 처리하는 것을 특징으로 하는 도형처리방법.
  30. 제 20 항에 있어서, 상기 화소어드레스는 상기 화상데이터의 소정 비트를 지정하기 위한 1워드내의 비트위치를 지정하는 마스크정보인 것을 특지으로 하는 도형처리방법.
KR1019940019886A 1983-12-26 1994-08-12 도형처리장치 및 도형처리방법 KR950013229B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP58246986A JPH06100911B2 (ja) 1983-12-26 1983-12-26 画像データ処理装置及び方法
JP83-246,986 1983-12-26
JP59027155A JPS60172085A (ja) 1984-02-17 1984-02-17 図形処理装置
JP84-27,155 1984-02-17
JP59120679A JPS61875A (ja) 1984-06-14 1984-06-14 図形処理方法とその装置
JP84-120,679 1984-06-14

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019840008375A Division KR970007247B1 (ko) 1983-12-26 1984-12-26 도형처리장치 및 도형처리방법

Publications (1)

Publication Number Publication Date
KR950013229B1 true KR950013229B1 (ko) 1995-10-26

Family

ID=27285682

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1019840008375A KR970007247B1 (ko) 1983-12-26 1984-12-26 도형처리장치 및 도형처리방법
KR1019940019886A KR950013229B1 (ko) 1983-12-26 1994-08-12 도형처리장치 및 도형처리방법
KR1019940019887A KR950012931B1 (ko) 1983-12-26 1994-08-12 도형처리장치 및 도형처리방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019840008375A KR970007247B1 (ko) 1983-12-26 1984-12-26 도형처리장치 및 도형처리방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019940019887A KR950012931B1 (ko) 1983-12-26 1994-08-12 도형처리장치 및 도형처리방법

Country Status (4)

Country Link
US (9) US4862150A (ko)
EP (3) EP0989536B1 (ko)
KR (3) KR970007247B1 (ko)
DE (3) DE3486472T2 (ko)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0989536B1 (en) * 1983-12-26 2003-05-07 Hitachi, Ltd. Graphic pattern processing apparatus
US5265204A (en) * 1984-10-05 1993-11-23 Hitachi, Ltd. Method and apparatus for bit operational process
US5175816A (en) * 1984-10-05 1992-12-29 Hitachi, Ltd. Method and apparatus for bit operational process
US6552730B1 (en) * 1984-10-05 2003-04-22 Hitachi, Ltd. Method and apparatus for bit operational process
JPH0762794B2 (ja) 1985-09-13 1995-07-05 株式会社日立製作所 グラフイツク表示装置
US4752893A (en) * 1985-11-06 1988-06-21 Texas Instruments Incorporated Graphics data processing apparatus having image operations with transparent color having a selectable number of bits
US5294918A (en) * 1985-11-06 1994-03-15 Texas Instruments Incorporated Graphics processing apparatus having color expand operation for drawing color graphics from monochrome data
US5162784A (en) * 1985-12-03 1992-11-10 Texas Instruments Incorporated Graphics data processing apparatus with draw and advance operation
US5522082A (en) * 1986-01-23 1996-05-28 Texas Instruments Incorporated Graphics display processor, a graphics display system and a method of processing graphics data with control signals connected to a central processing unit and graphics circuits
JP2835719B2 (ja) * 1986-07-14 1998-12-14 株式会社日立製作所 画像処理装置
US5053989A (en) * 1986-08-27 1991-10-01 Minolta Camera Kabushiki Kaisha Digital image processing apparatus having a microprogram controller for reading microinstructions during a vacant period of the image processing circuit
JP2542392B2 (ja) * 1987-07-31 1996-10-09 シャープ株式会社 文字描画装置
JP2506120B2 (ja) * 1987-09-16 1996-06-12 株式会社日立製作所 画像表示方法
US5230042A (en) * 1987-09-25 1993-07-20 Minolta Camera Kabushiki Kaisha Digital image processing apparatus
CA1327851C (en) * 1988-06-22 1994-03-15 Amy S. Christopher Reconfigurable printer
US5148516A (en) * 1988-08-30 1992-09-15 Hewlett-Packard Company Efficient computer terminal system utilizing a single slave processor
US5142637A (en) * 1988-11-29 1992-08-25 Solbourne Computer, Inc. Dynamic video RAM incorporating single clock random port control
US5148524A (en) * 1988-11-29 1992-09-15 Solbourne Computer, Inc. Dynamic video RAM incorporating on chip vector/image mode line modification
USRE35680E (en) * 1988-11-29 1997-12-02 Matsushita Electric Industrial Co., Ltd. Dynamic video RAM incorporating on chip vector/image mode line modification
US5148523A (en) * 1988-11-29 1992-09-15 Solbourne Computer, Inc. Dynamic video RAM incorporationg on chip line modification
JP2739487B2 (ja) * 1988-12-20 1998-04-15 株式会社日立製作所 描画処理装置及びその描画処理装置を用いた画像表示装置
US5091721A (en) * 1988-12-22 1992-02-25 Hughes Aircraft Company Acoustic display generator
US5198804A (en) * 1989-07-17 1993-03-30 Matsushita Electric Industrial Co., Ltd. Video memory with write mask from vector or direct input
US5329617A (en) * 1989-07-23 1994-07-12 Texas Instruments Incorporated Graphics processor nonconfined address calculation system
EP0411921B1 (en) * 1989-08-02 1995-01-18 Canon Kabushiki Kaisha Image processing apparatus
US5151997A (en) * 1989-08-10 1992-09-29 Apple Computer, Inc. Computer with adaptable video circuitry
US5226114A (en) * 1989-10-13 1993-07-06 Massachusetts Institute Of Technology Television pictures
US5369744A (en) * 1989-10-16 1994-11-29 Hitachi, Ltd. Address-translatable graphic processor, data processor and drawing method with employment of the same
US5269003A (en) * 1990-05-24 1993-12-07 Apple Computer, Inc. Memory architecture for storing twisted pixels
FR2664999B1 (fr) * 1990-07-23 1992-09-18 Bull Sa Dispositif d'entree sortie donnees pour l'affichage d'informations et procede mis en óoeuvre par un tel dispositif.
JP3038878B2 (ja) * 1990-10-25 2000-05-08 ソニー株式会社 特殊効果装置
US5251298A (en) * 1991-02-25 1993-10-05 Compaq Computer Corp. Method and apparatus for auxiliary pixel color management using monomap addresses which map to color pixel addresses
CA2062200A1 (en) * 1991-03-15 1992-09-16 Stephen C. Purcell Decompression processor for video applications
KR100262438B1 (ko) * 1991-05-08 2000-08-01 가나이 쓰도무 연산장치 및 이것을 사용한 비트필드조작 연산방법
US5313577A (en) * 1991-08-21 1994-05-17 Digital Equipment Corporation Translation of virtual addresses in a computer graphics system
US5321810A (en) * 1991-08-21 1994-06-14 Digital Equipment Corporation Address method for computer graphics system
US5581279A (en) * 1991-12-23 1996-12-03 Cirrus Logic, Inc. VGA controller circuitry
DE69326660T2 (de) * 1992-07-31 2000-04-06 Canon Kk Bildverarbeitungsverfahren und -gerät
DE69328399T2 (de) * 1992-09-30 2000-10-19 Hudson Soft Co Ltd Sprachdaten-Verarbeitung
US5506693A (en) * 1992-09-30 1996-04-09 Harris Corporation Addressing mechanism for interfacing spatially defined imagery data with sequential memory
US5459485A (en) * 1992-10-01 1995-10-17 Hudson Soft Co., Ltd. Image and sound processing apparatus
US5815646A (en) * 1993-04-13 1998-09-29 C-Cube Microsystems Decompression processor for video applications
US5644336A (en) * 1993-05-19 1997-07-01 At&T Global Information Solutions Company Mixed format video ram
US6049331A (en) * 1993-05-20 2000-04-11 Hyundai Electronics America Step addressing in video RAM
US5550972A (en) * 1993-06-30 1996-08-27 Microsoft Corporation Method and apparatus for efficient transfer of data to memory
US5815137A (en) * 1994-10-19 1998-09-29 Sun Microsystems, Inc. High speed display system having cursor multiplexing scheme
JP3100304B2 (ja) * 1995-03-08 2000-10-16 キヤノン株式会社 ドットパターン発生装置およびドットパターン発生方法
WO1996036037A1 (en) * 1995-05-10 1996-11-14 Cagent Technologies, Inc. Video display system having by-the-line and by-the-pixel modification
US5699498A (en) * 1995-05-23 1997-12-16 Cirrus Logic, Inc. Technique and apparatus for color expansion into a non-aligned 24 bit RGB color-space format
US5727139A (en) * 1995-08-30 1998-03-10 Cirrus Logic, Inc. Method and apparatus for minimizing number of pixel data fetches required for a stretch operation of video images
US6331856B1 (en) * 1995-11-22 2001-12-18 Nintendo Co., Ltd. Video game system with coprocessor providing high speed efficient 3D graphics and digital audio signal processing
JP3765931B2 (ja) * 1998-10-15 2006-04-12 富士通株式会社 バッファ制御方法及びバッファ制御装置
US6661422B1 (en) * 1998-11-09 2003-12-09 Broadcom Corporation Video and graphics system with MPEG specific data transfer commands
US6927783B1 (en) * 1998-11-09 2005-08-09 Broadcom Corporation Graphics display system with anti-aliased text and graphics feature
US6853385B1 (en) * 1999-11-09 2005-02-08 Broadcom Corporation Video, audio and graphics decode, composite and display system
US6636222B1 (en) * 1999-11-09 2003-10-21 Broadcom Corporation Video and graphics system with an MPEG video decoder for concurrent multi-row decoding
US7242414B1 (en) * 1999-07-30 2007-07-10 Mips Technologies, Inc. Processor having a compare extension of an instruction set architecture
US7346643B1 (en) * 1999-07-30 2008-03-18 Mips Technologies, Inc. Processor with improved accuracy for multiply-add operations
US6717577B1 (en) 1999-10-28 2004-04-06 Nintendo Co., Ltd. Vertex cache for 3D computer graphics
US6618048B1 (en) 1999-10-28 2003-09-09 Nintendo Co., Ltd. 3D graphics rendering system for performing Z value clamping in near-Z range to maximize scene resolution of visually important Z components
US7538772B1 (en) 2000-08-23 2009-05-26 Nintendo Co., Ltd. Graphics processing system with enhanced memory controller
US6700586B1 (en) 2000-08-23 2004-03-02 Nintendo Co., Ltd. Low cost graphics with stitching processing hardware support for skeletal animation
US7196710B1 (en) 2000-08-23 2007-03-27 Nintendo Co., Ltd. Method and apparatus for buffering graphics data in a graphics system
US6811489B1 (en) 2000-08-23 2004-11-02 Nintendo Co., Ltd. Controller interface for a graphics system
US7576748B2 (en) 2000-11-28 2009-08-18 Nintendo Co. Ltd. Graphics system with embedded frame butter having reconfigurable pixel formats
US6636214B1 (en) 2000-08-23 2003-10-21 Nintendo Co., Ltd. Method and apparatus for dynamically reconfiguring the order of hidden surface processing based on rendering mode
US6707458B1 (en) 2000-08-23 2004-03-16 Nintendo Co., Ltd. Method and apparatus for texture tiling in a graphics system
US7034791B1 (en) * 2000-12-14 2006-04-25 Gary Odom Digital video display employing minimal visual conveyance
FR2821947B1 (fr) * 2001-03-12 2003-05-16 Canon Kk Procede et dispositif de validation de parametres definissant une image
JP2003084751A (ja) * 2001-07-02 2003-03-19 Hitachi Ltd 表示制御装置およびマイクロコンピュータならびにグラフィックシステム
JP2003060886A (ja) * 2001-08-09 2003-02-28 Matsushita Electric Ind Co Ltd 画像処理装置及び方法
JP2003066938A (ja) * 2001-08-24 2003-03-05 Sharp Corp 表示コントローラ、表示制御方法、および画像表示システム
US8063916B2 (en) 2003-10-22 2011-11-22 Broadcom Corporation Graphics layer reduction for video composition
US7164561B2 (en) * 2004-02-13 2007-01-16 Sandisk Corporation Voltage regulator using protected low voltage devices
US20050270310A1 (en) * 2004-06-03 2005-12-08 Eric Jeffrey Apparatuses and methods for incorporating a border within an image
US20060119602A1 (en) * 2004-12-07 2006-06-08 Fisher Andrew J Address based graphics protocol
JP5024981B2 (ja) * 2005-04-20 2012-09-12 株式会社東芝 医用画像データ変換装置
US20080155273A1 (en) * 2006-12-21 2008-06-26 Texas Instruments, Inc. Automatic Bus Encryption And Decryption
JP4795264B2 (ja) * 2007-02-06 2011-10-19 キヤノン株式会社 走査変換装置及び走査変換方法
JP4390818B2 (ja) * 2007-03-30 2009-12-24 富士通テン株式会社 計測データ表示装置
JP4404116B2 (ja) * 2007-08-14 2010-01-27 セイコーエプソン株式会社 画像処理回路、表示装置及び印刷装置
JP4488042B2 (ja) * 2007-08-14 2010-06-23 セイコーエプソン株式会社 画像処理回路、表示装置及び印刷装置

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592905B2 (ja) * 1976-08-31 1984-01-21 日本ビクター株式会社 デイスプレイ装置
US4121283A (en) * 1977-01-17 1978-10-17 Cromemco Inc. Interface device for encoding a digital image for a CRT display
JPS53114617A (en) * 1977-03-17 1978-10-06 Toshiba Corp Memory unit for picture processing
US4201983A (en) * 1978-03-02 1980-05-06 Motorola, Inc. Addressing circuitry for a vertical scan dot matrix display apparatus
US4200867A (en) * 1978-04-03 1980-04-29 Hill Elmer D System and method for painting images by synthetic color signal generation and control
US4296476A (en) * 1979-01-08 1981-10-20 Atari, Inc. Data processing system with programmable graphics generator
JPS5631154A (en) * 1979-08-23 1981-03-28 Victor Co Of Japan Ltd Memory device
US4496944A (en) * 1980-02-29 1985-01-29 Calma Company Graphics display system and method including associative addressing
JPS5753784A (ko) * 1980-09-17 1982-03-30 Sord Computer Syst
JPS5756885A (en) * 1980-09-22 1982-04-05 Nippon Electric Co Video address control device
GB2087694B (en) 1980-11-05 1985-03-06 Gen Electric Co Ltd Electric circuit arrangements for digital data transmission systems
US4514818A (en) * 1980-12-04 1985-04-30 Quantel Limited Video image creation system which simulates drafting tool
JPS6041378B2 (ja) * 1981-01-28 1985-09-17 富士通株式会社 画像記憶装置
US4454593A (en) * 1981-05-19 1984-06-12 Bell Telephone Laboratories, Incorporated Pictorial information processing technique
US4439760A (en) * 1981-05-19 1984-03-27 Bell Telephone Laboratories, Incorporated Method and apparatus for compiling three-dimensional digital image information
US4437093A (en) * 1981-08-12 1984-03-13 International Business Machines Corporation Apparatus and method for scrolling text and graphic data in selected portions of a graphic display
US4408200A (en) * 1981-08-12 1983-10-04 International Business Machines Corporation Apparatus and method for reading and writing text characters in a graphics display
DE3278546D1 (en) * 1981-08-12 1988-06-30 Ibm Circuit for individually controlling the color of the font and background of a character displayed on a color tv receiver or monitor
JPS5850589A (ja) * 1981-09-21 1983-03-25 日本電気株式会社 表示処理装置
US4484192A (en) * 1981-12-17 1984-11-20 The Bendix Corporation Moving map display
GB2116004A (en) * 1982-01-13 1983-09-14 Europ Systems Improvements in or relating to video display systems
US4490797A (en) * 1982-01-18 1984-12-25 Honeywell Inc. Method and apparatus for controlling the display of a computer generated raster graphic system
US4590465A (en) * 1982-02-18 1986-05-20 Henry Fuchs Graphics display system using logic-enhanced pixel memory cells
JPS58143381A (ja) * 1982-02-19 1983-08-25 大日本スクリ−ン製造株式会社 図形表示装置における発光強度の制御方法および装置
JPS58159184A (ja) * 1982-03-17 1983-09-21 Nec Corp 画像回転装置
US4509043A (en) * 1982-04-12 1985-04-02 Tektronix, Inc. Method and apparatus for displaying images
JPS58187995A (ja) * 1982-04-28 1983-11-02 株式会社日立製作所 画像表示装置
US4667305A (en) * 1982-06-30 1987-05-19 International Business Machines Corporation Circuits for accessing a variable width data bus with a variable width data field
DD208499A3 (de) * 1982-10-26 1984-05-02 Adw Ddr Mehrdimensionaler paralleler speicher
US4533910A (en) * 1982-11-02 1985-08-06 Cadtrak Corporation Graphics display system with viewports of arbitrary location and content
GB2130855B (en) * 1982-11-03 1986-06-04 Ferranti Plc Information display system
JPS5995669A (ja) * 1982-11-25 1984-06-01 Toshiba Corp 図形処理装置
US4691295A (en) * 1983-02-28 1987-09-01 Data General Corporation System for storing and retreiving display information in a plurality of memory planes
US4668947A (en) * 1983-08-11 1987-05-26 Clarke Jr Charles J Method and apparatus for generating cursors for a raster graphic display
JPS6057457A (ja) * 1983-09-07 1985-04-03 Ricoh Co Ltd Ｄｍａ装置
US4622546A (en) * 1983-12-23 1986-11-11 Advanced Micro Devices, Inc. Apparatus and method for displaying characters in a bit mapped graphics system
EP0989536B1 (en) * 1983-12-26 2003-05-07 Hitachi, Ltd. Graphic pattern processing apparatus
US4663735A (en) * 1983-12-30 1987-05-05 Texas Instruments Incorporated Random/serial access mode selection circuit for a video memory system
US4779210A (en) * 1984-05-02 1988-10-18 Hitachi Engineering, Co. Ltd. Graphic processing apparatus

Also Published As

Publication number Publication date
KR850004826A (ko) 1985-07-27
EP0383367A3 (en) 1993-05-19
US6492992B2 (en) 2002-12-10
DE3486472D1 (de) 1999-04-22
KR970007247B1 (ko) 1997-05-07
US5631671A (en) 1997-05-20
US5631668A (en) 1997-05-20
US5657045A (en) 1997-08-12
EP0146961B1 (en) 1991-03-20
US5043713A (en) 1991-08-27
EP0383367A2 (en) 1990-08-22
EP0146961A3 (en) 1987-06-16
US5332995A (en) 1994-07-26
US5638095A (en) 1997-06-10
EP0989536B1 (en) 2003-05-07
DE3486494T2 (de) 2004-03-18
EP0989536A1 (en) 2000-03-29
DE3484297D1 (de) 1991-04-25
KR950012931B1 (ko) 1995-10-23
EP0146961A2 (en) 1985-07-03
US5300947A (en) 1994-04-05
DE3486494D1 (de) 2003-06-12
DE3486472T2 (de) 1999-11-25
US4862150A (en) 1989-08-29
US20010052903A1 (en) 2001-12-20
EP0383367B1 (en) 1999-03-17

Similar Documents

Publication Publication Date Title
KR950013229B1 (ko) 도형처리장치 및 도형처리방법
US5771047A (en) Graphics computer
US5321805A (en) Raster graphics engine for producing graphics on a display
JPH06100911B2 (ja) 画像データ処理装置及び方法
KR950007532B1 (ko) 도형처리시스템 및 도형처리방법
US5202962A (en) Graphic processor suitable for graphic data transfer and conversion processes
US6677950B1 (en) Graphics computer
JP2656753B2 (ja) 画像データ処理装置及びそれを用いたシステム
JP2675282B2 (ja) 画像データ処理装置及びそれを用いたシステム
JP2656754B2 (ja) 画像データ処理装置及びそれを用いたシステム
JP2887122B2 (ja) 画像データ処理装置及びそれを用いたシステム
JPH06187405A (ja) 画像データ処理装置及びそれを用いたシステム
KR930008177B1 (ko) 화상 처리 장치
JPH1145083A (ja) 画像データ処理装置及びそれを用いたシステム
JPH06187406A (ja) 画像データ処理システム
JPS6169095A (ja) 図形処理方法及び装置
JP2675282C (ko)
JPS6169096A (ja) 図形処理装置
JPS6169094A (ja) 図形処理方法及び装置
JPS61875A (ja) 図形処理方法とその装置
JP2656754C (ko)
JPH0628486A (ja) 画像処理装置
JPH1021384A (ja) レンダリングプロセッサ

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041011

Year of fee payment: 10

EXPY Expiration of term