KR950010119A - 박막트랜지스터 및 그의 제조방법 - Google Patents
박막트랜지스터 및 그의 제조방법 Download PDFInfo
- Publication number
- KR950010119A KR950010119A KR1019930018565A KR930018565A KR950010119A KR 950010119 A KR950010119 A KR 950010119A KR 1019930018565 A KR1019930018565 A KR 1019930018565A KR 930018565 A KR930018565 A KR 930018565A KR 950010119 A KR950010119 A KR 950010119A
- Authority
- KR
- South Korea
- Prior art keywords
- pad portion
- electrode pad
- protective film
- gate insulating
- insulating film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 5
- 238000004519 manufacturing process Methods 0.000 title abstract description 3
- 239000010408 film Substances 0.000 claims abstract 12
- 230000001681 protective effect Effects 0.000 claims abstract 6
- 238000000034 method Methods 0.000 claims abstract 4
- 238000005530 etching Methods 0.000 claims abstract 3
- 239000000758 substrate Substances 0.000 claims 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 2
- 239000011810 insulating material Substances 0.000 claims 2
- 239000004973 liquid crystal related substance Substances 0.000 claims 1
- 239000000126 substance Substances 0.000 abstract 2
- 239000003795 chemical substances by application Substances 0.000 abstract 1
- 238000011109 contamination Methods 0.000 abstract 1
- 230000008021 deposition Effects 0.000 abstract 1
- 230000006866 deterioration Effects 0.000 abstract 1
- 239000000428 dust Substances 0.000 abstract 1
- 239000002994 raw material Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 박막트랜지스터 및 그의 제조방법에 관한 것으로, 종래 박막트랜지스터는 게이트전극패트부위의 게이트절연막과 데이타전극패드부위의 보호막을 각기 따로 식각을 수행함으로써 공정수가 증가하게 되어 먼지나 기타공정에 사용되는 화학용액에 의해 소자의 특성이 저하될 수 있고, 또한 소요시간과 원자제가 증가하는 문제점이 있었다.
본 발명은 이러한 문제점을 해결하기 위한 것으로, 게이트전극패드부의 게이트절연막과 데이타전극패드부위의 보호막을 보호막 증착후 동시에 식각함으로써 2회의 공정을 1회로 단순화할 수 있어 소요시간과 원자제를 줄일 수 있고, 먼지나 화학용액으로부터 오염을 방지하여 소자의 특성이 저하되는 것을 방지할 수있게 된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명 박막트랜지스터의 구성도.
제2도의 (가) 내지 (라)는 제1도에 대한 제조공정도.
제3도의 (가)는 제2도에 따른 게이트전극패드부의 구조도, (나)는 제2도에 다른 데이타전극패드부의 구조도.
Claims (4)
- 액정표시소자용 박막트랜지스터에 있어서 전기적 접촉을 위해 노출된 데이타전극패드부의 하부에 게이트절연막이 형성되는 것을 특징으로 하는 박막트랜지스터.
- 기판상부에 게이트전극과 게이트전극패드부를 형성하는 공정과, 기판전면에 게이트절연막을 증착하는 공정과, 활성층, 화소전극, 소오스/드레인전극을 순차적으로 형성하는 공정과 기판전면에 보호막을 증착하는 공정과, 게이트전극패드부위의 게이트절연막과 데이타전극패드부의 보호막을 동시에 식각하는 공정으로 이루어지는 것을 특징으로 하는 박막트랜지스터 제조방법.
- 제2항에 있어서, 상기 게이트절연막을 SiN, SiO2, Ta2O 등의 절연물질로 형성하는 것을 특징으로 하는 박막트랜지스터 제조방법.
- 제2항에 있어서, 상기 보호막을 SiN, SiO2, Ta2O 등의 절연물질로 형성하는 것을 특징으로 하는 박막트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930018565A KR100303000B1 (ko) | 1993-09-15 | 1993-09-15 | 박막트랜지스터의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930018565A KR100303000B1 (ko) | 1993-09-15 | 1993-09-15 | 박막트랜지스터의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950010119A true KR950010119A (ko) | 1995-04-26 |
| KR100303000B1 KR100303000B1 (ko) | 2001-12-15 |
Family
ID=37529694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930018565A KR100303000B1 (ko) | 1993-09-15 | 1993-09-15 | 박막트랜지스터의제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100303000B1 (ko) |
-
1993
- 1993-09-15 KR KR1019930018565A patent/KR100303000B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100303000B1 (ko) | 2001-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900002110A (ko) | 액티브 매트릭스 패널의 제조 방법 | |
| KR970062784A (ko) | 박막트랜지스터-액정표시장치 및 그 제조방법 | |
| KR970048718A (ko) | 액정표시장치의 제조방법 | |
| US4684435A (en) | Method of manufacturing thin film transistor | |
| KR970010774B1 (ko) | 액정표시장치용 박막트랜지스터 및 이의 결함제거방법 | |
| KR950010119A (ko) | 박막트랜지스터 및 그의 제조방법 | |
| KR20030018667A (ko) | 액정 표시소자의 데이터 배선 형성방법 | |
| KR970048849A (ko) | 액정 표시 장치의 제조 방법 | |
| KR970054526A (ko) | 박막트랜지스터-액정표시장치 및 그 제조방법 | |
| KR910009039B1 (ko) | 비정질 실리콘 박막 트랜지스터의 제조방법 | |
| KR100599958B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| KR930006487A (ko) | 액정표시장치의 그 제조방법 | |
| KR940000911A (ko) | 액정표시소자 및 제조방법 | |
| KR940003088A (ko) | 박막트랜지스터의 제조방법 | |
| KR940016904A (ko) | 박막트랜지스터의 제조방법 | |
| KR950006518A (ko) | 다결정 실리콘 박막 트랜지스터 액정표시기의 제조방법 | |
| KR940015621A (ko) | 액정 표시 판넬 제작방법 및 전극 패드 구조 | |
| KR960019760A (ko) | 박막 트랜지스터 액정표시장치의 단위화소 및 그 제조방법 | |
| JP2598922B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR960018741A (ko) | 액정표시장치용 박막 트랜지스터의 제조방법 | |
| KR960043292A (ko) | 액정표시소자용 박막트랜지스터 패널 제조방법 | |
| KR900007116A (ko) | 복수의 게이트 절연층을 가진 박막트랜지스터와 그 제조방법 | |
| KR910013489A (ko) | 박막 트랜지스터와 그 제조방법 | |
| KR950009976A (ko) | 폴리실리콘 박막트랜지스터 제조방법 | |
| KR950010103A (ko) | 박막트랜지스터 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 13 |
|
| EXPY | Expiration of term |